内存设计流程简介.ppt

内存产品设计流程必须采用高速数字电路设计原理影响高速信号的几个原因：高速电路设计需要解决:JEDEC提供的规范高速电路设计流程业界较先进的PCB设计软件——CadenceDRAM芯片:
数据存储单元.是内存条上的最重要的器件，决定DIMM的容量及带宽。主要芯片厂家有等.
EEPROM芯片:
存储内存的主要性能参数，包括工作频率，内存容量等，开机时，自检程序根据SPD中的参数设置BIOS中内存相关参数.
阻容器件:
电阻及排阻主要用于消除信号反射,对传输线做源端或终端匹配.电容主要用于旁路,滤波,去藕以及匹配等作用.

对于服务器内存,还会用到控制时钟同步的PLL芯片及数据寄存作用的Register芯片.以及用于FullyBufferedDIMM上的AMB(AdvancedMemoryBuffer)芯片.1.原理图设计2.PCB板图设计SCadence中对叠层阻抗控制的设计工具：JEDEC提供的几种PCB叠层结构布线约束：时钟线的布线设定线长规则走内层——降低电磁干扰电容：
3.负载电容——用于平衡负载端的结构，优化信号质量

4.滤波电容——滤除ODT,CS等低频信号上的高频噪声
4.端接电阻的设置加入仿真流程后的PCB设计信号完整性（SignalIntegrity）仿真：准备好进行SI仿真的PCB板图调整叠层以满足60Ohm阻抗要求模型加载提取拓扑结构进行仿真通过设计后仿真：

可以提前预知信号的质量好坏。
可以仿真不同阻容器件对信号的影响。
及时反馈设计端的错误。
根据结果，调整走线方式，优化设计。
对比实测波形，积累测试经验。