具有ESD防护器件的半导体结构的制备方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115763366A(43)申请公布日2023.03.07(21)申请号202211379287.4(22)申请日2022.11.04(71)申请人杭州富芯半导体有限公司地址310000浙江省杭州市滨江区西兴街道联慧街6号1-1301(72)发明人陶余超(74)专利代理机构上海光华专利事务所(普通合伙)31219专利代理师余明伟(51)Int.Cl.H01L21/768(2006.01)H01L23/532(2006.01)H01L27/02(2006.01)权利要求书1页说明书5页附图2页(54)发明名称具有ESD防护器件的半导体结构的制备方法(57)摘要本申请提供一种具有ESD防护器件的半导体结构的制备方法，在半导体衬底上形成包括位于半导体衬底上的ESD栅极结构的ESD防护器件，而后形成覆盖半导体衬底及ESD防护器件的层间电介质结构，层间电介质结构包括采用沉积工艺及回流工艺形成的BPSG层，且BPSG层中B元素及P元素的重量百分比均大于4％，而后于层间电介质结构上形成图形化的光阻层，并刻蚀层间电介质结构形成接触孔。本申请制备的BPSG层具有良好的流动性，回流工艺后可有效减小ESD防护器件拐角区处层间电介质结构的斜率，从而可增加ESD防护器件拐角区处光阻层的厚度，降低蚀刻过程中层间电介质结构受损的风险。CN115763366ACN115763366A权利要求书1/1页1.一种具有ESD防护器件的半导体结构的制备方法，其特征在于，包括以下步骤：提供半导体衬底(100)；形成ESD防护器件，所述ESD防护器件包括位于所述半导体衬底(100)上的ESD栅极结构(201)；形成覆盖所述半导体衬底(100)及所述ESD防护器件的层间电介质结构(300)，所述层间电介质结构(300)包括BPSG层，所述BPSG层采用沉积工艺及回流工艺形成，且所述BPSG层中B元素及P元素的重量百分比均大于4％；于所述层间电介质结构(300)上形成光阻层(400)，并图形化所述光阻层(400)；刻蚀所述层间电介质结构(300)形成接触孔。2.根据权利要求1所述的具有ESD防护器件的半导体结构的制备方法，其特征在于：所述B元素的掺杂重量百分比为5％～9％；所述P元素的掺杂重量百分比为5％～9％。3.根据权利要求1所述的具有ESD防护器件的半导体结构的制备方法，其特征在于：所述B元素及P元素的掺杂重量比为1:1～1:1.5。4.根据权利要求1所述的具有ESD防护器件的半导体结构的制备方法，其特征在于：形成的所述BPSG层在所述ESD防护器件的拐角区处的表面与水平面之间的夹角范围为15°～35°。5.根据权利要求1所述的具有ESD防护器件的半导体结构的制备方法，其特征在于：形成的所述光阻层(400)在所述ESD防护器件的拐角区处的表面与水平面之间的夹角范围为5°～10°。6.根据权利要求1所述的具有ESD防护器件的半导体结构的制备方法，其特征在于：形成的所述光阻层(400)中位于所述ESD防护器件的拐角区处的厚度与相邻区域的厚度相比变化量小于10％。7.根据权利要求1所述的具有ESD防护器件的半导体结构的制备方法，其特征在于：所述BPSG层的沉积工艺包括等离子增强化学汽相沉积(PECVD)或高低压化学气相沉积法(LPCVD)。8.根据权利要求1所述的具有ESD防护器件的半导体结构的制备方法，其特征在于：所述回流工艺的温度范围为850℃～950℃，保温时间包括20min～40min。9.根据权利要求1所述的具有ESD防护器件的半导体结构的制备方法，其特征在于：所述层间电介质结构(300)还包括氧化硅层，且所述氧化硅层位于所述BPSG层下方。10.根据权利要求1所述的具有ESD防护器件的半导体结构的制备方法，其特征在于：所述ESD防护器件包括GGNMOS器件及GCNMOS器件。2CN115763366A说明书1/5页具有ESD防护器件的半导体结构的制备方法技术领域[0001]本申请涉及半导体技术领域，特别是涉及一种具有ESD防护器件的半导体结构的制备方法。背景技术[0002]静电放电(ESD：ElectrostaticDischarge)是造成电子元器件或集成电路系统过度电应力(EOS：ElectricalOverStress)破坏的主要元凶。因为静电通常会造成瞬间电压非常高，所以这种损伤是毁灭性和永久性的，会造成电路直接烧毁。[0003]在半导体领域中，ESD事件可能出现在芯片制造、测试、划片、封装、装配、运输、板级和系统级装配以及成品使用过程等各个环节中，由于设备和材料之间不可避免的接触摩擦行为会产生大量的电荷积累，如果积累电荷没有及时的泄放，会造成器件的损坏，因此ESD失效已成为影响当前半导体器