集成电路装置以及制造集成电路装置的方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115843185A(43)申请公布日2023.03.24(21)申请号202211200500.0H10N50/01(2023.01)(22)申请日2022.09.29H10N50/80(2023.01)(30)优先权数据63/255,5642021.10.14US17/591,1412022.02.02US(71)申请人台湾积体电路制造股份有限公司地址中国台湾新竹市(72)发明人许诺张元豪吕勃陞吴志强(74)专利代理机构隆天知识产权代理有限公司72003专利代理师黄艳(51)Int.Cl.H10B61/00(2023.01)H10N59/00(2023.01)H10N50/10(2023.01)权利要求书2页说明书14页附图19页(54)发明名称集成电路装置以及制造集成电路装置的方法(57)摘要本公开涉及集成电路装置以及制造集成电路装置的方法。将磁阻随机存取存储器单元区块以及用于磁阻随机存取存储器单元区块的磁遮蔽结构整合到集成电路装置的金属互连内。磁遮蔽结构可由具有包括磁遮蔽材料的导线以及导孔的金属化层以及导孔层提供。磁遮蔽材料可形成导线以及导孔、在导线的周围形成衬层、或可为导线的一层。导线以及导孔亦可包括较磁遮蔽材料更导电的金属。金属互连可包括在磁遮蔽结构的上方或下方的缺少磁遮蔽材料且更导电的层。具有磁遮蔽结构的磁阻随机存取存储器单元区块可选地作为独立存储器装置提供或被整合至包括具有传统金属互连的第二基板的三维集成电路装置中。CN115843185ACN115843185A权利要求书1/2页1.一种集成电路装置，包括：一半导体基板；一金属互连，在该半导体基板的上方；一磁阻随机存取存储器单元区块，形成在该金属互连内；以及一磁遮蔽结构，用于该磁阻随机存取存储器单元区块；其中该磁遮蔽结构在该金属互连内。2.如权利要求1所述的集成电路装置，其中：该金属互连包括多个金属化层以及多个导孔层，所述金属化层以及所述导孔层具有多条导线以及多个导孔，所述导孔包括一磁遮蔽材料；以及所述导线以及所述导孔形成该磁遮蔽结构。3.如权利要求2所述的集成电路装置，其中所述导线包括一第二金属，该第二金属较该磁遮蔽材料具有更好的导电性。4.如权利要求2所述的集成电路装置，更包括：一第二半导体基板；以及一第二金属互连，在该第二半导体基板的上方；该第二金属互连的多条导线具有一组成，该第二金属互连的所述导线的该组成提供较该金属互连中的所述导线的一组成更好的导电性。5.如权利要求1所述的集成电路装置，其中该磁遮蔽结构包括多个导孔，所述导孔在该金属互连内不具有电功能。6.一种集成电路装置，包括：一半导体基板；一金属互连；以及一磁阻随机存取存储器单元区块；其中该金属互连包括一第一层组、一第二层组、一第三层组，该第一层组包括一个或多个金属化层，该第二层组包括一个或多个金属化层或导孔层，该第三层组包括一个或多个金属化层；该第三层组在该第二层组的上方；该第二层组在该第一层组的上方；该第一层组在该半导体基板的上方；该磁阻随机存取存储器单元区块在该第二层组内；该第二层组包括一磁遮蔽材料；以及该第二层组在该磁阻随机存取存储器单元区块的周围形成一磁遮蔽结构。7.如权利要求6所述的集成电路装置，其中该第一层组的多条导线具有一组成，该第一层组的所述导线的该组成提供较该第二层组的多条导线的一组成更好的导电性。8.如权利要求6所述的集成电路装置，其中该磁遮蔽结构包括多条导线或多个导孔，所述导线或所述导孔是浮动的、接地的、或者将多个电功能结构接地悬空而不将所述电功能结构连接到其他电功能结构。9.如权利要求6所述的集成电路装置，其中：该金属互连包括多个金属化层，其中一磁遮蔽材料在一第二材料的周围形成一衬层，2CN115843185A权利要求书2/2页该第二材料较该磁遮蔽材料具有更好的导电性；以及该磁遮蔽材料提供该磁遮蔽结构。10.一种制造集成电路装置的方法，包括：形成一第一层组，该第一层组包括位于一半导体基板的上方的一个或多个金属化层；形成一磁阻随机存取存储器单元区块；形成一第二层组，该第二层组包括在该磁阻随机存取存储器单元区块的周围的一个或多个金属化层或导孔层；以及形成一第三层组，该第三层组包括位于该磁阻随机存取存储器单元区块的上方的一个或多个金属化层；其中该第一层组、该第二层组、该第三层组在该磁阻随机存取存储器单元区块的周围形成一磁遮蔽结构。3CN115843185A说明书1/14页集成电路装置以及制造集成电路装置的方法技术领域[0001]本公开的一些实施例是关于一种半导体结构，特别是关于磁阻随机存取存储器(MagnetoresistiveRandomAccessMemory，MRAM)的一种半导体结构。背景技术[0002]在