同步装置、同步方法以及使用该同步装置的高速接收机.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN107425953A(43)申请公布日2017.12.01(21)申请号201710382528.3(22)申请日2017.05.26(71)申请人北京理工大学地址100081北京市海淀区中关村南大街5号(72)发明人朱理辰卜祥元马永锋王继超(74)专利代理机构北京理工正阳知识产权代理事务所(普通合伙)11639代理人鲍文娟(51)Int.Cl.H04L7/00(2006.01)权利要求书3页说明书7页附图5页(54)发明名称同步装置、同步方法以及使用该同步装置的高速接收机(57)摘要本发明提出了一种激光通信测距一体化系统的同步装置、同步方法以及使用该同步装置的高速接收机。高速接收机接收到高速信号，首先使用模数转换器(ADC)对其进行采样，再将采样数据送入吉比特收发器(GTH)进行串并转换，高速串行数据转换为速率较低的多路并行数据。随后并行数据被送入同步装置中进行信号同步，在同步装置中并行数据将进行并行数据帧捕获、动态校正和高速锁相环跟踪等步骤，由此，接收机完成对高速信号的精确同步。在信号精确同步的基础上，接收机的测距支路和通信支路将解算出测距结果和通信数据。本发明在保证信号精确同步、测距和通信结果准确的同时，减轻了时钟负担，并有效降低了硬件实现的复杂度。CN107425953ACN107425953A权利要求书1/3页1.一种激光通信测距一体化系统的同步装置，包括：并行捕获电路：采用并行计算方式搜索信号到达时刻，获得捕获结果，实现信号的粗同步；动态校正电路：通过快速傅立叶变换(FFT)算法修正多普勒效应带来的频率偏移，输出动态校正的标志和结果；以及高速跟踪电路：用积分清除运算在并行捕获的基础上进一步缩小本地码序列与接收序列的码相位差，实现信号的精确同步；所述并行捕获电路将捕获结果送至所述动态校正电路和高速跟踪电路，所述动态校正电路将动态校正的标志输出给并行捕获电路，将动态校正的结果输出到高速跟踪电路。2.如权利要求1所述的同步装置，其特征在于，所述并行捕获电路包括用于存储接收数据的寄存器组(Reg0)和存储数据帧帧同步字采样值的本地码序列寄存器(Reg1)，Reg1中存储的数据与Reg0中存储的数据采用n级流水线结构进行相关运算和比较运算，通过比较一组相关运算的峰值与预设的判决门限大小，确定该时钟周期内的捕获结果。3.如权利要求1所述的同步装置，其特征在于，所述动态校正电路对加在数据帧的帧同步字(N1bit)与数据域(N3bit)之间一段由二进制数“1”、“0”循环组成的周期序列(N2bit)进行FFT，在FFT运算结果中找到峰值点的位置m，测量所述频率偏移。4.如权利要求1所述的同步装置，其特征在于，所述高速跟踪电路根据所述并行捕获电路粗同步得到的捕获位置，利用本周期到本周期前3个周期接收到的数据，提取提取超前支路E、即时支路I和滞后支路L的数据，与本地码表产生的本地码序列进行积分清除运算；所述即时支路I的提取位置刚好与捕获位置对齐，所述超前支路E较即时支路I超前一个码元长度，所述滞后支路L较即时支路I滞后一个码元长度，所述本地码表存储数据帧的帧同步字。5.如权利要求2所述的同步装置，其特征在于，所述捕获结果为捕获成功或者捕获失败，当比较运算出现的相关峰值大于预设判决门限时，捕获结果为捕获成功，同时记录下相关峰出现的位置，当比较运算出现的相关峰值不大于预设判决门限时，捕获结果为捕获失败；或者，其特征在于，所述Reg0至少存储2M×N1个接收数据，每个时钟周期将高地址的M×N1个数据移出Reg0；低M×N1个数据向高M×N1地址补齐；新到来的M×N1个数据存入低M×N1个地址中；其中，M是采样频率与信号速率之比，N1是数据帧帧头的帧同步字位数；或者，其特征在于，所述相关运算中，每个周期进行M×N1组相关运算，每组相关运算首先会产生M×N1个点乘结果，再使用n级流水线结构将点乘结果累加起来；所述比较运算中，采用n级流水线结构对M×N1组相关运算的结果进行大小比较，输出最大的那个相关结果及其对应的位置；其中，M是采样频率与信号速率之比，N1是数据帧帧头的帧同步字位数，M×N1＝2n。6.如权利要求3所述的同步装置，其特征在于，所述动态校正电路在并行捕获完成后，对N2bit周期序列抽取固定值为间隔的采样点后，再进行FFT运算，在运算结果中找到峰值点的位置m，测量得到所述频率偏移所述计算码速率由于动态影响造成的速率2CN107425953A权利要求书2/3页偏差为其中，fclk表示时钟频率为，p表示抽样间隔点数，q表示FFT运算点数，RS表示符号速率，％表示取余运算，将结果ΔRS送入高速跟踪电路可对偏移频率进行补偿。进而使用对目标相对运动速率进行估计，其中