用于集成电路的无毛刺宽供电范围收发器.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN111066249A(43)申请公布日2020.04.24(21)申请号201880058691.7(74)专利代理机构北京市金杜律师事务所(22)申请日2018.09.1011256代理人郭星(30)优先权数据15/703,8002017.09.13US(51)Int.Cl.H03K19/0185(2006.01)(85)PCT国际申请进入国家阶段日2020.03.10(86)PCT国际申请的申请数据PCT/US2018/0502702018.09.10(87)PCT国际申请的公布数据WO2019/055350EN2019.03.21(71)申请人赛灵思公司地址美国加利福尼亚州(72)发明人S·埃卡姆巴拉姆V·P·B·阿库拉提M·戈尔H·B·迪贝权利要求书3页说明书13页附图12页(54)发明名称用于集成电路的无毛刺宽供电范围收发器(57)摘要示例接收机包括：焊盘分离器电路(304)，被耦合至焊盘(302)，焊盘分离器电路被配置为生成第一逻辑信号(pad_top)和第二逻辑信号(pad_bot)；宽范围接收机(306)，被耦合至焊盘分离器电路以接收第一逻辑信号和第二逻辑信号，宽范围接收机包括第一施密特触发器(306HV)接收机和第二施密特触发器接收机(306HV)的组合；控制电路(312)，被耦合至焊盘分离器电路和宽范围接收机；以及偏置生成器电路(308)，被耦合至焊盘分离器电路和宽范围接收机。CN111066249ACN111066249A权利要求书1/3页1.一种发射机，包括：输入电路，被配置为将逻辑信号耦合至第一节点和第二节点；第一电平移位器，具有被耦合至所述第一节点的输入；第一前置驱动器，具有被耦合至所述第一电平移位器的输出的输入；第二电平移位器，具有被耦合至所述第二节点的输入；第二前置驱动器，具有被耦合至所述第二电平移位器的输出的输入，所述第二前置驱动器被配置为生成输出信号，所述输出信号在第一模式中具有第一电压摆幅并且在第二模式中具有第二电压摆幅；以及驱动器，包括顶部p沟道晶体管、底部p沟道晶体管、顶部n沟道晶体管和底部n沟道晶体管的堆叠，所述堆叠被耦合在供电节点和接地节点之间，所述顶部p沟道晶体管的栅极被耦合为接收所述第二前置驱动器的所述输出信号，所述底部n沟道晶体管的栅极被耦合至所述第一前置驱动器的输出，以及所述底部p沟道晶体管和所述顶部n沟道晶体管的栅极被耦合为分别接收第一偏置电压和第二偏置电压。2.根据权利要求1所述的发射机，其中所述第二电平移位器被配置为执行所述逻辑信号的第一电平移位以生成第一逻辑信号，以及执行所述逻辑信号的第二电平移位以生成第二逻辑信号，并且其中所述第二电平移位器的所述输出包括所述第一逻辑信号和所述第二逻辑信号。3.根据权利要求2所述的发射机，其中所述第二前置驱动器包括：第一p沟道晶体管、第二p沟道晶体管、第一n沟道晶体管和第二n沟道晶体管的堆叠，被耦合在所述供电节点和参考节点之间，所述第一p沟道晶体管的栅极接收所述第一逻辑信号，所述第二n沟道晶体管的栅极接收所述第二逻辑信号，以及所述第二p沟道晶体管和所述第一n沟道晶体管的栅极分别接收所述第一偏置电压和所述第二偏置电压。4.根据权利要求3所述的发射机，其中所述第二前置驱动器包括：第三p沟道晶体管和第三n沟道晶体管，被耦合在所述第二p沟道晶体管和所述第一n沟道晶体管之间，所述第三p沟道晶体管的栅极被耦合至所述第三n沟道晶体管的源极和所述第一n沟道晶体管的漏极，所述第三n沟道晶体管的栅极被耦合至所述第三p沟道晶体管的源极和所述第二p沟道晶体管的漏极。5.根据权利要求3所述的发射机，其中所述第二前置驱动器包括：转换控制电路，被耦合在所述第二n沟道晶体管和所述参考节点之间。6.根据权利要求3所述的发射机，其中所述第二前置驱动器包括：传输门，被耦合在所述第一p沟道晶体管的所述栅极和所述第二n沟道晶体管的栅极之间，所述传输门包括被耦合为接收第一使能信号的第一控制端子和被耦合为接收第二使能信号的第二控制端子。7.根据权利要求6所述的发射机，其中所述第二前置驱动器包括：第四n沟道晶体管和第五n沟道晶体管，被耦合在所述第一p沟道晶体管的漏极与所述第二n沟道晶体管的漏极之间，所述第四n沟道晶体管的栅极被耦合为接收所述第二偏置电压，以及所述第五n沟道晶体管的栅极被耦合为接收所述第一使能信号。8.一种接收机，包括：焊盘分离器电路，被耦合至焊盘，所述焊盘分离器电路被配置为生成第一逻辑信号和2CN111066249A权利要求书2/3页第二逻辑信号；宽范围接收机，被耦合至所述焊盘分离器电路以接收所述第一逻辑信号和所述第二逻辑信号，所述宽范围接收机包括第一施密特触发器接收机和第二施密特触发器