基于PCIE总线的高速同步串口模块.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN114116563A(43)申请公布日2022.03.01(21)申请号202111240916.0(22)申请日2021.10.25(71)申请人天津市英贝特航天科技有限公司地址300450天津市滨海新区自贸试验区(空港经济区)保税路357号1A八层(72)发明人霍炳秀刘炳坤刘海玲朱恒飞(74)专利代理机构天津市尚文知识产权代理有限公司12222代理人徐杨阳(51)Int.Cl.G06F13/38(2006.01)G06F13/40(2006.01)G06F13/42(2006.01)权利要求书1页说明书3页附图1页(54)发明名称基于PCIE总线的高速同步串口模块(57)摘要本发明公开了一种基于PCIE总线的高速同步串口模块，其特征在于，包括PCIE金手指接口电路、供电电路、PCIE桥片转换电路、双口RAM数据存储电路、FPGA协议处理控制电路、信号隔离电路、高速同步串口收发电路和同步串口连接器电路。本发明的优点和有益效果是：将通过PCIE金手指引入PCIE高速串行总线，经过协议转换实现高速同步串口总线协议，并通过高速收发器实现与外部设备通信，实现PCIE总线转换高速同步串口，具有集成度高、可操作性强，方便携带、稳定高效等特点。CN114116563ACN114116563A权利要求书1/1页1.一种基于PCIE总线的高速同步串口模块，其特征在于，包括PCIE金手指接口电路、供电电路、PCIE桥片转换电路、双口RAM数据存储电路、FPGA协议处理控制电路、信号隔离电路、高速同步串口收发电路和同步串口连接器电路；所述FPGA协议处理控制电路、双口RAM数据存储电路、PCIE桥片转换电路、PCIE金手指接口电路依次相连；所述FPGA协议处理控制电路与所述信号隔离电路相连，所述信号隔离电路通过高速同步串口收发电路与所述同步串口连接器电路相连；所述PCIE金手指接口电路采用标准PCIEx1金手指板型，从金手指连接处引入系统12V电源、5V电源、复位信号RST、同源差差分PCIE参考时钟和PCIE总线；所述PCIE桥片转换电路的功能用于将PCIE串行总线转换成LOCALBUS并行总线并完成PCIE枚举与映射；所述双口RAM数据存储电路用于存储通信数据，挂载两片IDT公司的70V28芯片，其中一片作为发送数据缓存，另一片作为接收数据缓存；所述PCIE桥片转换电路将需要的发送数据通过LOCALBUS写入发送数据缓存，将接收的数据从接收数据缓存中读取；所述FPGA协议处理控制电路则恰好相反，通过译码产生LOCALBUS读取发送数据缓存，写入接口数据缓存，由此实现两侧数据交换。2.根据权利要求1所述的基于PCIE总线的高速同步串口模块，其特征在于，所述供电电路是提供本装置DC电源转换的电路，采用DC转换模块实现12V主电源的转换，向后级电路提供3.3V、2.5V、1.8V和1.2V次级电源。3.根据权利要求1所述的基于PCIE总线的高速同步串口模块，其特征在于，所述PCIE桥片转换电路的功能用于将PCIE串行总线转换成LOCALBUS并行总线并完成PCIE枚举与映射，设备上电时通过SPI接口从EEPROM读取配置信息，完成枚举过程，之后将PCIE总线转换成LOCALBUS总线，读写后级存储电路。4.根据权利要求1所述的基于PCIE总线的高速同步串口模块，其特征在于，所述FPGA协议处理控制电路用于通信数据交换、协议转换和数据与时钟同步；采用EP3C5144I7FPGA实现协议数据处理，具体为发送数据时将需发送的数据进行打包，并通过PLL锁相环产生发送同步时钟TXD_CLK，在同步时钟TXD_CLK上升沿将数据按照串口协议依次将TXD发送，接收数据时，在外部输入同步时钟RXD_CLK的激励下，依次沿时钟上升沿锁存接收RXD数据。5.根据权利要求1所述的基于PCIE总线的高速同步串口模块，其特征在于，所述信号隔离电路用于将高速同步串口收发电路与前级各数字电路隔离，通过隔离电源将5V电源转换产生5V隔离电源，供电给隔离芯片ISO7240和后级高速同步串口收发电路，数字测采用3.3V供电，其收发信号和时钟经此实现本装置与外部电气隔离。6.根据权利要求1所述的基于PCIE总线的高速同步串口模块，其特征在于，所述高速同步串口收发电路用于进行数据与时钟接收和发送，将单端信号和差分信号进行转换传输，采用一片MAX490芯片将RXD和TXD转换成标准RS422差分信号进行传输，再采用一片MAX490芯片将RXD_CLK和TXD_CLK转换成标准RS422差分信号进行传输。7.根据权利要求1所述的基于PCIE总线的高速同步串口模块，其特征在于，所述同步串口连接器电路用于将本模块与外部