基于PCIE的高速多串口卡系统及其发送、接收方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN110704345A(43)申请公布日2020.01.17(21)申请号201910844106.2(22)申请日2019.09.06(71)申请人华东计算技术研究所（中国电子科技集团公司第三十二研究所）地址201800上海市嘉定区嘉罗路1485号(72)发明人章阳方明李贺赵涛王佳陈聪葱(74)专利代理机构上海段和段律师事务所31334代理人李佳俊郭国中(51)Int.Cl.G06F13/38(2006.01)权利要求书1页说明书4页附图2页(54)发明名称基于PCIE的高速多串口卡系统及其发送、接收方法(57)摘要本发明提供了一种基于PCIE的高速多串口卡系统及其发送、接收方法，包括PCIE插座、电源、FPGA单元以及多功能串行收发器，所述电源给FPGA单元和多功能串行收发器供电；PCIE插座用于实现FPGA单元与外部主机之间的PCIE总线通讯；一个或者多个及多功能串行收发器与FPGA单元的UART接口连接；FPGA单元内部逻辑实现PCIExpress控制器和UART控制器，FPGA单元内部搭建Wishbone桥，用于FPGA单元内部的PCIE接口与UART接口之间的协议转换。本发明在FPGA内部自主搭建了Wishbone桥，良好地实现了PCIE接口与UART接口之间的协议转换。CN110704345ACN110704345A权利要求书1/1页1.一种基于PCIE的高速多串口卡系统，其特征在于，包括PCIE插座、电源、FPGA单元以及多功能串行收发器，其中：所述电源给FPGA单元和多功能串行收发器供电；PCIE插座用于实现FPGA单元与外部主机之间的PCIE总线通讯；一个或者多个及多功能串行收发器与FPGA单元的UART接口连接；FPGA单元内部逻辑实现PCIExpress控制器和UART控制器，FPGA单元内部搭建Wishbone桥，用于FPGA单元内部的PCIE接口与UART接口之间的协议转换。2.根据权利要求1所述的基于PCIE的高速多串口卡系统，其特征在于，所述UART接口设置有多个，每个UART接口通过Wishbone桥与PCIE接口搭建。3.根据权利要求1所述的基于PCIE的高速多串口卡系统，其特征在于，所述多功能串行收发器能够接入RS232/422/485串行接口。4.根据权利要求1所述的基于PCIE的高速多串口卡系统，其特征在于，多功能串行收发器串口通信的最高波特率是115200bps。5.根据权利要求1所述的基于PCIE的高速多串口卡系统，其特征在于，所述PCIExpress控制器包括PCIEIP核、EP_RX模块以及EP_TX模块，PCIEIP、EP_TX模块、EP_RX模块之间通讯连接。6.一种基于权利要求1-5任一项所述的基于PCIE的高速多串口卡系统的高速多串口卡的发送数据方法，其特征在于，包括如下步骤：信息传输步骤：主机将要发送的地址和数据通过PCIExpress总线传给PCIEIP核，形成TLP包后传给EP_RX模块；读取发送步骤：EP_RX模块对TLP包进行读取，获取需要发送的串口地址和数据，通过地址选中串口通道后，将数据传送给UART控制器，UART控制器再将数据发送给外部串口。7.一种基于权利要求1-5任一项所述的基于PCIE的高速多串口卡系统的高速多串口卡的接收数据方法，其特征在于，包括如下步骤：信息传输步骤：主机将要发送的地址和数据通过PCIExpress总线传给PCIEIP核，形成TLP包后传给EP_RX模块；读取发送步骤：EP_RX模块对TLP包进行读取，获取需要接收的串口地址和数据，通过地址选中串口通道后，将数据传送给UART控制器，UART控制器再将接收到的数据传给EP_RX模块；读取接收步骤：EP_RX模块对TLP包数据进行读取，将获取的数据传给EP_TX模块，EP_TX模块再将数据传给PCIEIP核，最后通过PCIExpress总线传给主机。2CN110704345A说明书1/4页基于PCIE的高速多串口卡系统及其发送、接收方法技术领域[0001]本发明涉及服务器板卡设计技术领域，具体地，涉及一种基于PCIE的高速多串口卡系统及其发送、接收方法。背景技术[0002]PCIE(PCIExpress)是第三代总线，其利用点到点、串行、高速和双单工的差分信号链路来互连设备，PCIE3.0协议中单通道的峰值带宽可接近8Gb/s，克服了传统总线包括ISA、AGP、PCI-X和PCI等在系统带宽和总线传输速度等方面存在不足，PCIE在性能上实现了全新的飞跃。[0003]FPGA是现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路领域中的一种半定制电路而出