存储组件及其制造方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115915766A(43)申请公布日2023.04.04(21)申请号202111152203.9(22)申请日2021.09.29(71)申请人华邦电子股份有限公司地址中国台湾台中市大雅区科雅一路8号(72)发明人蔡文杰杨政达林宗玮(74)专利代理机构北京同立钧成知识产权代理有限公司11205专利代理师宋兴刘芳(51)Int.Cl.H10B41/50(2023.01)H10B41/35(2023.01)H10B41/27(2023.01)H01L21/033(2006.01)权利要求书1页说明书6页附图11页(54)发明名称存储组件及其制造方法(57)摘要本发明提供一种存储组件，包括：衬底；多个字线，在第一方向延伸，在第二方向排列，位于所述衬底上；虚设结构，与所述多个字线的末端相邻，位于所述衬底上，其中所述虚设结构包括：主体部，在所述第二方向延伸；以及多个延伸部，在所述第一方向延伸，且与所述主体部连接，且介于所述主体部与所述多个字线之间。CN115915766ACN115915766A权利要求书1/1页1.一种存储组件，其特征在于，包括：衬底；多个字线，在第一方向延伸，在第二方向排列，位于所述衬底上；虚设结构，与所述多个字线的末端相邻，位于所述衬底上，其中所述虚设结构包括：主体部，在所述第二方向延伸；以及多个延伸部，在所述第一方向延伸，且与所述主体部连接，且介于所述主体部与所述多个字线之间。2.根据权利要求1所述的存储组件，其中所述虚设结构呈梳状。3.根据权利要求1所述的存储组件，其中所述虚设结构的所述主体部的宽度大于每一延伸部的宽度，且所述每一延伸部的宽度大于每一字线的宽度。4.根据权利要求1所述的存储组件，其中所述虚设结构的所述主体部为实心块状体。5.根据权利要求1所述的存储组件，还包括两个选择栅分别位于所述多个字线两侧，其中所述主体部的长度小于所述两个选择栅之间的距离。6.根据权利要求1所述的存储组件，还包括多个着陆垫，在所述第二方向延伸，分别与另外多个字线连接，其中所述虚设结构位于所述多个着陆垫与所述多个字线之间。7.一种存储组件的制造方法，其特征在于，包括：提供衬底；在所述衬底上形成目标层与硬掩模层；将所述硬掩模层图案化，以形成图案化的硬掩模层，所述图案化的硬掩模层包括：多个第一图案、第二图案与多个第三图案，其中所述多个第一图案，在第一方向延伸且在第二方向排列，所述第二图案呈梳状且位于所述多个第一图案与所述第三图案之间，所述多个第三图案在所述第二方向延伸且在所述第一方向排列；以及以所述图案化的硬掩模层，将所述多个第一图案、所述第二图案以及所述多个第三图案转移至所述目标层，以形成多个字线、梳状虚设结构以及多个着陆垫。8.根据权利要求7所述的存储组件的制造方法，其中所述第二图案包括主体部与多个延伸部，所述主体部在所述第二方向延伸，所述多个延伸部在第一方向延伸且在所述第二方向排列。9.根据权利要求8所述的存储组件的制造方法，其中所述主体部的宽度大于每一延伸部的宽度，且所述每一延伸部的宽度大于每一第一图案的宽度。10.根据权利要求8所述的存储组件的制造方法，其中所述主体部为实心块状体。2CN115915766A说明书1/6页存储组件及其制造方法技术领域[0001]本发明是涉及一种半导体组件及其制造方法，尤其涉及一种存储组件及其制造方法。背景技术[0002]随着科技的进步，各类电子产品皆朝向轻薄短小的趋势发展，存储组件的关键尺寸亦逐渐缩小，进而使得光刻工艺愈来愈困难。在现有光刻工艺中，缩小关键尺寸的方法包括使用较大数值孔径(numericalaperture，NA)的光学组件、较短的曝光波长(例如EUV)或是除了空气以外的界面介质(例如水浸入)。随着现有光刻工艺的分辨率接近理论极限，制造商已开始转向双重图案化(double‑patterning，DP)方法来克服光学极限，进而提升存储组件的集成度。[0003]然而，在目前的图案化方法中，由于阵列区的中心与末端的图案密度不同，使得刻蚀工艺会面临负载效应(loadingeffect)，进而导致阵列区的中心与末端的储存器单元的轮廓不一致，而产生电性上的问题。发明内容[0004]本发明针对一种存储组件，包括：衬底；多个字线，在第一方向延伸，在第二方向排列，位于所述衬底上；虚设结构，与所述多个字线的末端相邻，位于所述衬底上，其中所述虚设结构包括：主体部，在所述第二方向延伸；以及多个延伸部，在所述第一方向延伸，且与所述主体部连接，且介于所述主体部与所述多个字线之间。[0005]本发明针对一种存储组件的制造方法，包括：提供衬底；在所述衬底上形成目标层与硬掩模层；将所述硬掩模层图案化，以形成图案化的硬掩模层，所述图案化的硬掩模