半导体器件、制备方法、功率转换电路及车辆.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115911089A(43)申请公布日2023.04.04(21)申请号202211168326.6H01L21/336(2006.01)(22)申请日2022.09.23H02M1/00(2007.01)H02M3/00(2006.01)(71)申请人华为数字能源技术有限公司H02M7/00(2006.01)地址518043广东省深圳市福田区香蜜湖H02M7/02(2006.01)街道香安社区安托山六路33号安托山总部大厦A座研发39层01号(72)发明人焦春坤滨田公守(74)专利代理机构北京同达信恒知识产权代理有限公司11291专利代理师苑琳琳(51)Int.Cl.H01L29/06(2006.01)H01L29/423(2006.01)H01L29/78(2006.01)H01L21/28(2006.01)权利要求书4页说明书38页附图37页(54)发明名称半导体器件、制备方法、功率转换电路及车辆(57)摘要本申请提供一种半导体器件、制备方法、功率转换电路及车辆，包括：N型的半导体衬底、设置于所述半导体衬底上的漂移层、设置于所述漂移层内的沟槽结构、栅极、层间介质层、源极以及漏极。漂移层包括依次在半导体衬底上叠层设置的第一N型半导体区、第二P型半导体区以及源区，以及设置在漂移层两侧的第一P型半导体区，沟槽结构具有多个第一沟槽和第二沟槽，并在第一沟槽和第二沟槽中设置栅极，在漂移层中制作紧密排列的沟槽阵列，有利于缩小第一沟槽间的沟槽间距，从而将元胞小型化，提升元胞密度和器件的通流能力。CN115911089ACN115911089A权利要求书1/4页1.一种半导体器件，其特征在于，包括：N型的半导体衬底；漂移层，所述漂移层包括：依次在所述半导体衬底上叠层设置的第一N型半导体区、第二P型半导体区以及源区，以及第一P型半导体区；所述第一P型半导体区设置在所述漂移层两个侧面，所述第一P型半导体区沿垂直于所述半导体衬底所在平面的第三方向上，由所述漂移层的顶部延伸至所述第二P型半导体区中；沟槽结构，所述沟槽结构包括多个第一沟槽和多个第二沟槽，所述多个第一沟槽沿平行于所述半导体衬底所在平面的第二方向排列，所述多个第二沟槽沿所述第二方向延伸，所述多个第二沟槽和所述多个第一沟槽沿所述第三方向由所述漂移层的顶部延伸至所述第一N型半导体区中，相邻两个所述第一沟槽之间设置有所述第二沟槽，且所述多个第二沟槽与所述多个第一沟槽相互导通；栅极，所述栅极隔着栅介质层填充设置于所述多个第一沟槽和所述多个第二沟槽内；层间介质层，所述层间介质层覆盖于所述栅极远离所述半导体衬底一侧，且覆盖所述栅极以及源区的第一部分区域；源极，所述源极覆盖于所述层间介质层远离所述半导体衬底一侧，且覆盖所述层间介质层、所述第一P型半导体区和所述源区的第二部分区域；漏极，所述漏极设置于所述半导体衬底远离所述漂移层的一侧，且覆盖所述半导体衬底；其中，所述第二方向以及所述第三方向相互交叉设置。2.如权利要求1所述的半导体器件，其特征在于，所述沟槽结构中，相邻的两个所述第一沟槽之间设置有一个所述第二沟槽，且所述第二沟槽设置于所述第一沟槽的侧壁处。3.如权利要求2所述的半导体器件，其特征在于，所述多个第一沟槽中的每一个所述第一沟槽在所述第一方向上具有相对设置的第一侧壁和第二侧壁；所述第一方向、所述第二方向以及所述第三方向相互交叉设置；所述沟槽结构中，所述多个第二沟槽中的第一部分第二沟槽设置于所述第一沟槽的第一侧壁处，第二部分第二沟槽设置于所述第一沟槽的第二侧壁处，且所述第一部分第二沟槽和所述第二部分第二沟槽沿所述第二方向交替排布；或者，所述沟槽结构中，所述多个第二沟槽设置于所述第一沟槽的第一侧壁或第二侧壁处。4.如权利要求1‑3任一项所述的半导体器件，其特征在于，所述漂移层还包括：第三P型半导体区，所述第三P型半导体区设置于所述沟槽结构下方且与所述沟槽结构的底部接触设置，所述第三P型半导体区与所述源极导通。5.如权利要求4所述的半导体器件，其特征在于，所述第一沟槽在所述第一方向上具有相对设置的第一侧壁和第二侧壁；所述漂移层还包括：第四P型半导体区，所述第四P型半导体区设置于至少一个所述第一沟槽的第一侧壁和/或第二侧壁，所述第四P型半导体区分别与所述第三P型半导体区和所述第一P型半导体区接触。6.如权利要求5所述的半导体器件，其特征在于，所述多个第一沟槽划分为至少一个第2CN115911089A权利要求书2/4页一单元和至少一个第二单元，所述第一单元和所述第二单元沿所述第二方向交替设置；所述第一单元中的所述第一沟槽在所述第二方向上的沟槽宽度相同，所述第二单元中的所述第一沟槽在所述第二方向上的沟槽宽度相同，且所述第二单元中的所述第一沟