MIM电容器及其制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号(10)申请公布号CNCN103855157103855157A(43)申请公布日2014.06.11(21)申请号201310581474.5(22)申请日2013.11.18(30)优先权数据13/687,8422012.11.28US(71)申请人NXP股份有限公司地址荷兰艾恩德霍芬(72)发明人罗埃尔·达门格哈德·库普斯皮特·杰勒德·斯蒂内肯(74)专利代理机构中科专利商标代理有限责任公司11021代理人王波波(51)Int.Cl.H01L27/08(2006.01)H01L23/522(2006.01)H01L21/822(2006.01)权权利要求书2页利要求书2页说明书6页说明书6页附图8页附图8页(54)发明名称MIM电容器及其制造方法(57)摘要一种集成电路，包括：支撑物，在支撑物上方的至少三个金属层，该金属层包括具有顶板的顶部金属层和具有底板的底部金属层，在顶板和底板之间的介电材料，以便形成电容器，以及在支撑物上的多个氧化物层，该氧化物层包括顶部氧化物层，每个氧化物层各自覆盖相应的金属层。顶部氧化物层覆盖顶部金属层以及具有开口，通过该开口暴露至少部分顶板。一种通过提供具有金属和氧化物层的支撑物形成集成电路的方法，包括底板，形成腔体暴露底板，用介电材料填充腔体，应用具有顶板的另外的金属层和另外的氧化物层，以及形成开口以暴露顶板。CN103855157ACN103857ACN103855157A权利要求书1/2页1.一种集成电路，其特征在于，包括：支撑物；布置在支撑物上方的至少三个金属层，所述金属层包括具有顶板的顶部金属层和具有底板的底部金属层；介电材料，所述介电材料设置在所述顶板和所述底板之间，以便形成电容器；以及布置在支撑物上的多个氧化物层，所述氧化物层包括顶部氧化物层，每个所述氧化物层各自覆盖相应的所述金属层；其中，顶部氧化物层覆盖顶部金属层，并且顶部氧化物层具有开口，通过该开口暴露至少部分顶板。2.根据权利要求1所述的集成电路，其特征在于，还包括：覆盖在顶部氧化物层上的钝化层，所述钝化层具有开口，通过该开口暴露部分顶板。3.根据权利要求1所述的集成电路，其特征在于，顶部金属层是最顶层的金属层以及底部金属层是CMOSN层金属结构的金属1层，N是金属层的数量。4.根据权利要求1所述的集成电路，其特征在于，顶部金属层是顶端的金属层以及底部金属层是BiCMOS器件结构和双极型器件结构之一的最底层的金属层。5.根据权利要求1所述的集成电路，其特征在于，满足下列中的至少一个：介电材料具有与氧化物层不同的组成；介电材料是连续的并且没有多个接口；和介电材料具有比每个氧化物层的电击穿强度更大的电击穿强度。6.根据权利要求5所述的集成电路，其特征在于，还包括布置在埋氧化物层上的绝缘体上硅层。7.根据权利要求6所述的集成电路，其特征在于，还包括布置在绝缘体上硅层中的浅沟槽隔离元件和介质沟槽隔离元件中的至少一个。8.根据权利要求1所述的集成电路，其特征在于，介电材料的顶部毗邻顶板，和，从上往下看，毗邻的介电材料的顶部延伸超出顶板。9.根据权利要求1所述的集成电路，其特征在于，介电材料的底部毗邻底板，和，从上往下看，底板超出毗邻的介电材料的底部。10.一种在集成电路中形成MIM电容器的方法，其特征在于，包括以下步骤：提供具有支撑物的工件，至少三个金属层布置在支撑物上方，所述金属层包括具有底板的底部金属层，多个氧化物层布置在支撑物上，所述氧化物层包括顶部氧化物层，每个所述氧化物层各自覆盖相应的所述金属层；形成腔体穿过金属层和氧化物层以暴露底板；用介电材料填充腔体；在腔体上方应用另外的金属层，另外的金属层包括顶板，该顶板与介电材料接触；在另外的金属层上形成另外的氧化物层；和形成开口穿过另外的氧化物层和另外的金属层，以暴露顶板。11.根据权利要求10所述的方法，其特征在于，还包括在形成开口的步骤之前在另外的氧化物层上形成钝化层的步骤，其中，所述开口穿过钝化层。2CN103855157A权利要求书2/2页12.根据权利要求10所述的方法，其特征在于，还包括，在用介电材料填充腔体的步骤之后，平坦化介电材料的步骤。13.根据权利要求12所述的方法，其特征在于，通过CMP执行平坦化。14.根据权利要求10所述的方法，其特征在于，形成腔体的步骤包括掩模，然后干法蚀刻。15.根据权利要求10所述的方法，其特征在于，形成开口的步骤包括掩模，然后干法蚀刻。16.根据权利要求10所述的方法，其特征在于，还包括将电导体附接到所暴露的顶板的步骤。17.根据权利要求10所述的方法，其特征在于，所述方法作为CMOSN层金属工艺的一部分执行，N是形成的金属层的数量。18.根据权利要求10所