碳化硅半导体器件.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115939210A(43)申请公布日2023.04.07(21)申请号202211209561.3(22)申请日2022.09.30(30)优先权数据2021-1643442021.10.05JP(71)申请人株式会社电装地址日本爱知县申请人丰田自动车株式会社未来瞻科技株式会社(72)发明人斋藤顺(74)专利代理机构永新专利商标代理有限公司72002专利代理师王永建(51)Int.Cl.H01L29/78(2006.01)权利要求书2页说明书9页附图14页(54)发明名称碳化硅半导体器件(57)摘要一种碳化硅半导体器件，其包括具有第一导电类型区(4)、栅沟槽结构、层间绝缘膜(9)、第一电极(10)和凹部(12)的半导体元件。栅沟槽结构具有栅沟槽(6)。第一电极包括金属层(10a)、阻挡金属(10b)、电极层(10c)、和突起(10bc)。突起具有分别布置在栅沟槽的两侧的第一突出部和第二突出部。电极层具有嵌入在凹部中的部分。在栅沟槽的宽度方向上第一突出部的梢端与第二突出部的梢端的距离(W1)小于电极层在所述突起下方的部分的宽度(W2)。CN115939210ACN115939210A权利要求书1/2页1.一种碳化硅半导体器件，包括：半导体元件，包括衬底，其由碳化硅制成并且是第一导电类型或第二导电类型，漂移层，其是所述第一导电类型并且布置在所述衬底上，所述漂移层具有比所述衬底低的杂质浓度，沟道层，其是所述第二导电类型并且布置在所述漂移层上，所述沟道层具有表面层部分，接触区布置在所述表面层部分处，第一导电类型区，其是所述第一导电类型并且具有比所述漂移层高的杂质浓度，所述第一导电类型区布置在所述沟道层上与所述接触区不同的位置处，栅沟槽结构，其具有栅沟槽、栅绝缘膜和栅电极，所述栅沟槽穿透所述第一导电类型区和所述沟道层，所述栅绝缘膜布置在所述栅沟槽的内壁表面处，所述栅电极布置在所述栅绝缘膜上，层间绝缘膜，其在所述栅沟槽的内部覆盖所述栅电极，第一电极，其电连接到所述接触区和所述第一导电类型区，第二电极，其布置在更靠近所述衬底的背面的一侧，以及凹部，其由所述层间绝缘膜的顶表面与所述第一导电类型区的顶表面之间的台阶提供，其中，所述第一电极包括：金属层，其布置在所述接触区和所述第一导电类型区中的每一个的表面上；阻挡金属，其布置在所述金属层上和所述凹部内；和电极层，其布置在所述阻挡金属上，其中，所述阻挡金属包括：布置在所述凹部内的第一阻挡金属部；和布置在所述金属层上的第二阻挡金属部，其中，在所述第一阻挡金属部与所述第二阻挡金属部之间设置有台阶，其中，所述第一电极还包括布置在所述第二阻挡金属部处并且在所述栅沟槽的宽度方向上朝向所述栅沟槽的内部突出的突起，其中，所述突起具有分别布置在所述栅沟槽的所述宽度方向上的两侧处的第一突出部和第二突出部，其中，所述电极层具有嵌入在所述凹部中在所述突起下方的部分，以及其中，在所述栅沟槽的宽度方向上所述第一突出部的梢端与所述第二突出部的梢端之间的距离(W1)小于所述电极层的在所述突起下方的部分在所述栅沟槽的宽度方向上的宽度(W2)。2.根据权利要求1所述的碳化硅半导体器件，其中，所述金属层是金属硅化物层。3.根据权利要求1所述的碳化硅半导体器件，其中，所述第一阻挡金属部和所述第二阻挡金属部彼此分开，并且其中，所述凹部的深度(D1)大于所述第一阻挡金属部的厚度(D2)。4.根据权利要求1所述的碳化硅半导体器件，其中，所述第一阻挡金属部和所述第二阻挡金属部连接，并且2CN115939210A权利要求书2/2页其中，在所述突起布置在所述金属层的端部处的情况下，在所述栅沟槽的宽度方向上所述第一突出部的梢端与所述第二突出部的梢端之间的距离小于所述电极层的在所述突起下方的部分在所述栅沟槽的宽度方向上的宽度。5.根据权利要求1至4中任一项所述的碳化硅半导体器件，其中，所述阻挡金属由钛和氮化钛中的一种制成，或者由具有钛和氮化钛两者的堆叠结构制成。3CN115939210A说明书1/9页碳化硅半导体器件技术领域[0001]本公开涉及一种包括具有由碳化硅制成的沟槽栅结构(trench‑gatestructure)的半导体元件的碳化硅(SiC)半导体器件。背景技术[0002]JP2019‑3967A公开了一种具有沟槽栅结构的SiC半导体器件，其减小了单元间距(cellpitch)而不增加导通电阻。在该SiC半导体器件中，层间绝缘膜和阻挡金属(barriermetal)被嵌入在栅沟槽内的的栅电极上以使表面平坦，并且通过在所述表面上形成电极层来形成具有阻挡金属和电极层的源电极。利用这样的结构，由于不要求将层间绝缘膜暴露于SiC的顶表面，因此有可能在整个顶表面形成接触，并且由于在形