半导体结构及浅沟槽隔离结构制备方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115954320A(43)申请公布日2023.04.11(21)申请号202310089273.7(22)申请日2023.01.29(71)申请人上海积塔半导体有限公司地址200123上海市浦东新区中国（上海）自由贸易试验区临港新片区云水路600号(72)发明人谷东光卿晨李留洋(74)专利代理机构上海盈盛知识产权代理事务所(普通合伙)31294专利代理师孙佳胤(51)Int.Cl.H01L21/762(2006.01)权利要求书1页说明书5页附图5页(54)发明名称半导体结构及浅沟槽隔离结构制备方法(57)摘要本申请提供了一种半导体结构及浅沟槽隔离结构制备方法。所述浅沟槽隔离结构制备方法包括：提供一衬底；于所述衬底上形成硬掩膜层，所述硬掩膜层包括依次层叠的第一刻蚀阻挡层、牺牲层及第二刻蚀阻挡层；图形化所述硬掩膜层，并以图形化后的硬掩膜层为掩膜版刻蚀所述衬底，以形成多个间隔排布的沟槽；去除剩余的所述牺牲层；沉积隔离材料并平坦化，以在每一所述沟槽内形成一个浅沟槽隔离结构，多个所述浅沟槽隔离结构之间的台阶高度差均匀。上述技术方案，通过在第一刻蚀阻挡层及第二刻蚀阻挡层之间设置牺牲层，避免了所述第一刻蚀阻挡层在沟槽刻蚀的过程中被消耗，使得形成的多个所述浅沟槽隔离结构之间的台阶高度差均匀，提高了产品的良率。CN115954320ACN115954320A权利要求书1/1页1.一种浅沟槽隔离结构制备方法，其特征在于，所述方法包括：提供一衬底；于所述衬底上形成硬掩膜层，所述硬掩膜层包括依次层叠的第一刻蚀阻挡层、牺牲层及第二刻蚀阻挡层；图形化所述硬掩膜层，并以图形化后的硬掩膜层为掩膜版刻蚀所述衬底，以形成多个间隔排布的沟槽；去除剩余的所述牺牲层；沉积隔离材料并平坦化，以在每一所述沟槽内形成一个浅沟槽隔离结构，多个所述浅沟槽隔离结构之间的台阶高度差均匀。2.根据权利要求1所述的方法，其特征在于，所述衬底为硅衬底或一具有外延层的硅衬底；所述第一刻蚀阻挡层的材料为氮化硅；所述牺牲层的材料为氧化硅或无定形碳；所述第二刻蚀阻挡层的材料为抗反射型材料。3.根据权利要求1所述的方法，其特征在于，所述的图形化所述硬掩膜层的步骤进一步包括：图形化所述第二刻蚀阻挡层；以图形化后的所述第二刻蚀阻挡层为掩膜版图形化所述牺牲层；以图形化后的所述牺牲层为掩膜版图形化所述第一刻蚀阻挡层。4.根据权利要求1所述的方法，其特征在于，所述的图形化所述硬掩膜层的步骤进一步包括：采用自对准接触刻蚀的方式图形化所述硬掩膜层。5.根据权利要求1所述的方法，其特征在于，以图形化后的硬掩膜层为掩膜版刻蚀所述衬底，以形成多个间隔排布的沟槽的步骤进一步包括：沟槽刻蚀完成后，所述牺牲层的剩余厚度大于或等于30纳米。6.根据权利要求1所述的方法，其特征在于，所述牺牲层的材料为氧化硅；所述去除剩余的所述牺牲层的步骤进一步包括：采用湿法刻蚀的方式去除剩余的所述牺牲层。7.根据权利要求1所述的方法，其特征在于，所述牺牲层的材料为无定形碳；所述去除剩余的所述牺牲层的步骤进一步包括：采用灰化工艺去除剩余的所述牺牲层。8.根据权利要求1所述的方法，其特征在于，所述沉积隔离材料并平坦化，以在每一所述沟槽内形成一个浅沟槽隔离结构的步骤进一步包括：采用高密度等离子体化学气相沉积的方式，于所述沟槽内及所述第一刻蚀阻挡层表面沉积隔离材料；以所述第一刻蚀阻挡层为平坦化的停止层进行平坦化；去除剩余的所述第一刻蚀阻挡层，形成所述浅沟槽隔离结构。9.根据权利要求8所述的方法，其特征在于，所述的平坦化的步骤进一步包括：采用化学机械抛光的方式进行平坦化。10.一种半导体结构，其特征在于，包括多个浅沟槽隔离结构，所述浅沟槽隔离结构采用权利要求1～9任一项所述方法制备而成，多个所述浅沟槽隔离结构的台阶高度差均匀。2CN115954320A说明书1/5页半导体结构及浅沟槽隔离结构制备方法技术领域[0001]本申请涉及半导体制造领域，尤其涉及一种半导体结构及浅沟槽隔离结构制备方法。背景技术[0002]随着大规模集成电路集成度不断提高，0.18um及以下的元器件有源区之间的隔离槽大多数采用浅沟槽隔离(Shallowtrenchisolation，简写为STI)技术来制作。通常以抗反射(Darc)层和氮化硅(SiN)层作为硬掩膜层对沟槽进行刻蚀。其中氮化硅层不仅作为沟槽刻蚀的掩膜层，同时也作为化学机械抛光(ChemicalMechanicalPolishing，简写为CMP)的停止层。[0003]但是，单以氮化硅作为CMP的停止层会存在在沟槽刻蚀过程中使氮化硅被消耗一部分。图7是现有技术中浅沟槽结构的示意图。如图7所示，由于在沟槽刻蚀过程中氮化硅层71被消耗了一部分，从而导致晶圆