西华大学数字钟课程设计.doc
St****12
亲,该文档总共28页,到这已经超出免费预览范围,如果喜欢就直接下载吧~
相关资料
西华大学数字钟课程设计.doc
成绩课程设计说明书课程设计名称:电子技术课程设计题目:数字钟学院:学生姓名:专业:学号:指导教师:日期:2015年7月10日西华大学课程设计说明书I数字钟摘要:本设计是设计一个数字钟,要求能准时以星期、时、分、秒显示时间,其中星期是7进制,小时是24进制,分和秒都是60进制,该数字电子钟还应具有校时功能,以便当数字钟接通电源或出现计时误差时,能对时间进行校准。同时还应整点报时的功能,在整点到来前十秒能以每间隔一秒时间的规律发出声响,以最后一声声响结束时刻为整点时刻。该电路具有秒脉冲发生模块、计数模块、译码
西华大学数字钟课程设计.doc
成绩课程设计说明书课程设计名称:电子技术课程设计题目:数字钟学院:学生姓名:专业:学号:指导教师:日期:2015年7月10日西华大学课程设计说明书PAGEI数字钟摘要:本设计是设计一个数字钟,要求能准时以星期、时、分、秒显示时间,其中星期是7进制,小时是24进制,分和秒都是60进制,该数字电子钟还应具有校时功能,以便当数字钟接通电源或出现计时误差时,能对时间进行校准。同时还应整点报时的功能,在整点到来前十秒能以每间隔一秒时间的规律发出声响,以最后一声声响结束时刻为整点时刻。该电路具有秒脉冲发生模块、
西华大学数字钟课程设计.doc
成绩课程设计说明书课程设计名称:电子技术课程设计题目:数字钟学院:学生姓名:专业:学号:指导教师:日期:2015年7月10日西华大学课程设计说明书PAGEI数字钟摘要:本设计是设计一个数字钟,要求能准时以星期、时、分、秒显示时间,其中星期是7进制,小时是24进制,分和秒都是60进制,该数字电子钟还应具有校时功能,以便当数字钟接通电源或出现计时误差时,能对时间进行校准。同时还应整点报时的功能,在整点到来前十秒能以每间隔一秒时间的规律发出声响,以最后一声声响结束时刻为整点时刻。该电路具有秒脉冲发生模块、
西华数字钟--大学毕业论文.doc
成绩课程设计说明书课程设计名称:电子技术课程设计题目:数字钟学院:学生姓名:专业:学号:指导教师:日期:2015年7月10日西华大学课程设计说明书PAGEI数字钟摘要:本设计是设计一个数字钟,要求能准时以星期、时、分、秒显示时间,其中星期是7进制,小时是24进制,分和秒都是60进制,该数字电子钟还应具有校时功能,以便当数字钟接通电源或出现计时误差时,能对时间进行校准。同时还应整点报时的功能,在整点到来前十秒能以每间隔一秒时间的规律发出声响,以最后一声声响结束时刻为整点时刻。该电路具有秒脉冲发生模块、
verilog数字钟课程设计大学论文.doc
课程设计报告课程设计题目:数字钟系统设计学号:学生姓名:专业:通信工程班级:指导教师:2016年1月4日摘要FPGA(FieldProgrammableGateArray,现场可编程门阵列),一种可编程逻辑器件,是目前数字系统设计的主要硬件基础。可编程逻辑器件的设计过程是利用EDA开发软件和编程和编程工具对器件进行开发的过程。通过modelsim软件下采用verilog语言实现数字钟系统设计,实现了以下几个方面的功能:数字钟基本计时功能数字钟校时功能数字钟系统报时功能关键词:FPGA;VHDL;数字钟目录