CMOS器件后端互连结构及其形成方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115966552A(43)申请公布日2023.04.14(21)申请号202111187800.5(22)申请日2021.10.12(71)申请人中芯国际集成电路制造(上海)有限公司地址201203上海市浦东新区张江路18号申请人中芯国际集成电路制造(北京)有限公司(72)发明人刘继全(74)专利代理机构北京集佳知识产权代理有限公司11227专利代理师张瑞唐嘉(51)Int.Cl.H01L23/528(2006.01)H01L21/768(2006.01)权利要求书2页说明书6页附图5页(54)发明名称CMOS器件后端互连结构及其形成方法(57)摘要一种CMOS器件后端互连结构及其形成方法，其中CMOS器件后端互连结构包括：衬底，所述衬底内具有导电层，且所述衬底暴露出所述导电层的顶部表面；位于所述衬底上的介质结构；位于所述介质结构内的接触孔，所述接触孔暴露出所述导电层的顶部表面；位于所述导电层顶部表面的保护层；位于所述接触孔内的导电插塞，所述导电插塞与所述保护层电连接。利用所述保护层降低在清洗处理的过程中对所述导电层的刻蚀损伤，使得所述导电层的高度保持不变，进而减小所述接触孔的深宽比的增加。保证形成所述导电插塞的材料能够充分的沉积至所述接触孔的底部，使得所述导电插塞与所述导电层之间的电接触性提升，进而提升最终形成的半导体结构的性能。CN115966552ACN115966552A权利要求书1/2页1.一种CMOS器件后端互连结构，其特征在于，包括：衬底，所述衬底包括基底以及位于所述基底上的器件层，所述器件层内具有器件结构、以及与所述器件结构连接的导电层，所述器件层暴露出所述导电层的顶部表面；位于所述衬底上的介质结构；位于所述介质结构内的接触孔，所述接触孔暴露出所述导电层的顶部表面；位于所述导电层顶部表面的保护层；位于所述接触孔内的导电插塞，所述导电插塞与所述保护层电连接。2.如权利要求1所述的CMOS器件后端互连结构，其特征在于，所述保护层的材料包括：钽、铬、铌、钛和镍中的一种或多种。3.如权利要求1所述的CMOS器件后端互连结构，其特征在于，所述保护层的厚度为1纳米～3纳米。4.如权利要求1所述的CMOS器件后端互连结构，其特征在于，所述导电层的材料包括：铜。5.如权利要求1所述的CMOS器件后端互连结构，其特征在于，还包括：位于所述接触孔的侧壁以及所述保护层的顶部表面的阻挡层。6.如权利要求5所述的CMOS器件后端互连结构，其特征在于，所述阻挡层的材料包括：钽、氮化钽、钛、氮化钛、碳化钨、钴或钌。7.如权利要求1所述的CMOS器件后端互连结构，其特征在于，所述导电插塞的材料包括：钽、氮化钽、钴、铜、钌、钼、钨或铝。8.如权利要求1所述的CMOS器件后端互连结构，其特征在于，所述介质结构包括：位于所述衬底上的刻蚀停止层、以及位于所述刻蚀停止层上的介质层。9.如权利要求8所述的CMOS器件后端互连结构，其特征在于，所述刻蚀停止层的材料包括：AlN、Al2O3、SiN、SiCN、SiON、SiOC和AlON中的一种或多种。10.如权利要求8所述的CMOS器件后端互连结构，其特征在于，所述介质层的材料包括：SiO2、SiN、SiOC、SiOCH、SiON和SiC中的一种或多种。11.一种CMOS器件后端互连结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括基底以及位于所述基底上的器件层，所述器件层内具有器件结构、以及与所述器件结构连接的导电层，所述器件层暴露出所述导电层的顶部表面；在所述衬底上形成介质结构；刻蚀所述介质结构，在所述介质结构内形成接触孔，所述接触孔暴露出所述导电层的顶部表面；对所述导电层进行表面处理，以在所述导电层的顶部表面形成保护层；在所述接触孔内形成导电插塞，所述导电插塞与所述保护层电连接。12.如权利要求11所述的CMOS器件后端互连结构的形成方法，其特征在于，对所述导电层进行表面处理的方法包括：对所述导电层的顶部表面进行离子注入处理，所述离子注入处理的离子包括金属离子。13.如权利要求12所述的CMOS器件后端互连结构的形成方法，其特征在于，所述金属离子包括：钽、铬、铌、钛和镍中的一种或多种。14.如权利要求11所述的CMOS器件后端互连结构的形成方法，其特征在于，所述保护层2CN115966552A权利要求书2/2页的厚度为1纳米～3纳米。15.如权利要求11所述的CMOS器件后端互连结构的形成方法，其特征在于，所述导电层的材料包括：铜。16.如权利要求11所述的CMOS器件后端互连结构的形成方法，其特征在于，在形成所述保护层之后，且在形成所述导电插塞之前，还包括：对所述接触孔进行清洗处理。17.如权利要求16所述的CMOS器件后端互连