高写入效率的反熔丝阵列.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115968198A(43)申请公布日2023.04.14(21)申请号202111229153.X(22)申请日2021.10.21(30)优先权数据1101374252021.10.08TW(71)申请人亿而得微电子股份有限公司地址中国台湾新竹县(72)发明人黄郁婷吴其沛(74)专利代理机构北京科龙寰宇知识产权代理有限责任公司11139专利代理师孙皓晨(51)Int.Cl.H10B20/25(2023.01)权利要求书2页说明书5页附图6页(54)发明名称高写入效率的反熔丝阵列(57)摘要本发明公开一种高写入效率的反熔丝阵列，其包含至少一子存储器阵列，子存储器阵列具有并排配置于相邻的两条位线之间的两个反熔丝记忆晶胞，两个反熔丝记忆晶胞的反熔丝晶体管皆包含具有一个以上的尖角重叠于第一闸极介电层上的反熔丝闸极，且两个反熔丝记忆晶胞的选择晶体管的第二闸极介电层彼此连接，使得两个反熔丝记忆晶胞可连接到不同位线，并连接到相同选择线和相同字线。本发明利用源极接点共用及两个选择晶体管共用一个通道的配置方式，不但可稳固源极架构，同时可增大选择晶体管的通道宽度，而增加写入效率，且没有增加整体布局面积。CN115968198ACN115968198A权利要求书1/2页1.一种高写入效率的反熔丝阵列，其特征在于，包含：多条平行的位线，在一第一方向上延伸，并包含相邻的一第一位线和一第二位线；多条平行的字线，在不同于该第一方向的一第二方向上延伸，且与该多条位线互相垂直，并包含一第一字线；；多条平行的选择线，在该第二方向上延伸，而与该多条字线互相平行，并包含一第一选择线；以及至少一子存储器阵列，该子存储器阵列包含一第一反熔丝记忆晶胞和一第二反熔丝记忆晶胞，该第一反熔丝记忆晶胞包含：一第一反熔丝晶体管，连接该第一位线；及一第一选择晶体管，串联连接至该第一反熔丝晶体管，并连接至该第一字线以及该第一选择线；该第二反熔丝记忆晶胞包含：一第二反熔丝晶体管，连接至该第二位线；及一第二选择晶体管，串联连接至该第二反熔丝晶体管，并连接至该第一字线以及该第一选择线；该第一、第二反熔丝记忆晶胞在该第二方向上彼此相邻，且位于该第一位线和该第二位线之间；其中，该第一反熔丝晶体管与该第二反熔丝晶体管皆包括一第一闸极介电层和一反熔丝闸极，该反熔丝闸极具有一个以上的尖角重叠于该第一闸极介电层上，该第一选择晶体管与该第二选择晶体管皆包括一第二闸极介电层，每一该第二闸极介电层彼此连接。2.根据权利要求1所述的高写入效率的反熔丝阵列，其特征在于，该反熔丝闸极下方具有一第一通道区，该第一选择晶体管与该第二选择晶体管共用一第二通道区，该第二通道区的宽度大于该第一通道区的宽度。3.根据权利要求1所述的高写入效率的反熔丝阵列，其特征在于，该第一闸极介电层与该反熔丝闸极的重叠部分的形状为三角形。4.根据权利要求1所述的高写入效率的反熔丝阵列，其特征在于，该第一闸极介电层与该反熔丝闸极的重叠部分为五边形，该五边形包括两条平行对边与从该两条平行对边延伸且相交的两条斜边。5.根据权利要求1所述的高写入效率的反熔丝阵列，其特征在于，该第一反熔丝晶体管包含：该反熔丝闸极，设置于一基底上，并连接至该第一位线；该第一闸极介电层，设置于该反熔丝闸极和该基底之间；及一第一离子掺杂区，设置在该第一闸极介电层一侧的该基底中，并连接至该第一选择线；该第一选择晶体管包含：一选择闸极，设置于该基底上，并连接至该第一字线；一第二闸极介电层，设置于该选择闸极和该基底之间；及一第二离子掺杂区，设置在该第二闸极介电层远离该第一离子掺杂区的一侧的该基底中，并连接至该第一选择线，该第二离子掺杂区与该第一离子掺杂区掺杂同型的离子。6.根据权利要求1所述的高写入效率的反熔丝阵列，其特征在于，该第二反熔丝晶体管包含：该反熔丝闸极，设置于一基底上，并连接至该第二位线；该第一闸极介电层，设置于该反熔丝闸极和该基底之间；及一第一离子掺杂区，设置在该第一闸极介电层一侧的该基底中，并连接至该第一选择2CN115968198A权利要求书2/2页线；该第二选择晶体管包含：一选择闸极，设置于该基底上，并连接至该第一字线；一第二闸极介电层，设置于该选择闸极和该基底之间；及一第二离子掺杂区，设置在该第二闸极介电层远离该第一离子掺杂区的一侧的该基底中，并连接至该第一选择线，该第二离子掺杂区与该第一离子掺杂区掺杂同型的离子。7.根据权利要求5或6所述的高写入效率的反熔丝阵列，其特征在于，该基底为P型半导体基底，则该第二离子掺杂区与该第一离子掺杂区为N型掺杂区。8.根据权利要求5或6所述的高写入效率的反熔丝阵列，其特征在于，该基底为N型半导体基底，则该第二离子掺杂区与该第一离子掺杂区为P型掺杂区。3CN