深槽超结DMOS器件及其制作方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN116013984A(43)申请公布日2023.04.25(21)申请号202211263160.6H01L21/336(2006.01)(22)申请日2022.10.14(71)申请人华虹半导体（无锡）有限公司地址214028江苏省无锡市新吴区新洲路30号申请人上海华虹宏力半导体制造有限公司(72)发明人陈思彤潘嘉陈正嵘钱文生许昭昭宋婉刘冬华(74)专利代理机构上海浦一知识产权代理有限公司31211专利代理师戴广志(51)Int.Cl.H01L29/78(2006.01)H01L29/06(2006.01)H01L29/10(2006.01)权利要求书2页说明书5页附图4页(54)发明名称深槽超结DMOS器件及其制作方法(57)摘要本申请涉及半导体集成电路制造技术领域，具体涉及一种深槽超结DMOS器件及其制作方法。器件包括：第一导电类型基底层，第一导电类型基底层包括相对的正面和背面，正面形成源极，背面形成漏极；第二导电类型阱区，第二导电类型阱区位于源极的下层；第二导电类型埋层柱，第二导电类型埋层柱形成于第一导电类型基底层中，且从第二导电类型阱区的下表面向下延伸；多晶硅沟槽结构，多晶硅沟槽结构形成于第二导电类型埋层柱的左、右两侧，且多晶硅沟槽结构从正面向下延伸依次穿过源极、第二导电类型阱区，多晶硅沟槽结构的底端伸出第二导电类型阱区；第一导电类型注入区，第一导电类型注入区包围在伸出第二导电类型阱区的多晶硅沟槽结构的底端。CN116013984ACN116013984A权利要求书1/2页1.一种深槽超结DMOS器件，其特征在于，所述深槽超结DMOS器件包括：第一导电类型基底层，所述第一导电类型基底层包括相对的正面和背面，所述正面形成源极，所述背面形成漏极；第二导电类型阱区，所述第二导电类型阱区位于所述源极的下层；第二导电类型埋层柱，所述第二导电类型埋层柱形成于所述第一导电类型基底层中，且从所述第二导电类型阱区的下表面向下延伸；多晶硅沟槽结构，所述多晶硅沟槽结构形成于所述第二导电类型埋层柱的左、右两侧，且所述多晶硅沟槽结构从所述正面向下延伸依次穿过所述源极、所述第二导电类型阱区，所述多晶硅沟槽结构的底端伸出所述第二导电类型阱区；第一导电类型注入区，所述第一导电类型注入区包围在伸出所述第二导电类型阱区的所述多晶硅沟槽结构的底端。2.如权利要求1所述的深槽超结DMOS器件，其特征在于，靠近所述多晶硅沟槽结构底端侧壁的区域保持第一导电类型。3.如权利要求1所述的深槽超结DMOS器件，其特征在于，所述第一导电类型注入区向上与所述第二导电类型阱区的下表面接触。4.一种深槽超结DMOS器件的制作方法，其特征在于，所述深槽超结DMOS器件的制作方法包括以下步骤：提供第一导电类型基底层，所述第一导电类型基底层包括相对的正面和背面；在所述第一导电类型基底层中形成横向相间隔的多晶硅沟槽结构，形成包围所述多晶硅沟槽结构的底端的第一导电类型注入区；注入第二导电类型杂质，使得所述第一导电类型基底层的上层反型形成第二导电类型阱区，所述多晶硅沟槽结构底端向下伸出所述第二导电类型阱区；进行第一导电类型注入，在所述第一导电类型基底层的正面形成源极，在所述背面形成漏极；注入第二导电类型杂质，相邻两个所述多晶硅沟槽结构之间的间隔中形成第二导电类型埋层柱，所述第二导电类型埋层柱从所述第二导电类型阱区的下表面向下延伸。5.如权利要求4所述的深槽超结DMOS器件的制作方法，其特征在于，所述注入第二导电类型杂质，相邻两个所述多晶硅沟槽结构之间的间隔中形成第二导电类型埋层柱，所述第二导电类型埋层柱从所述第二导电类型阱区的下表面向下延伸的步骤中，注入第二导电类型杂质的剂量小于所述选择性注入第一导电类型杂质，形成包围所述多晶硅沟槽结构底端的第一导电类型注入区步骤中，第一导电类型杂质的注入剂量。6.如权利要求5所述的深槽超结DMOS器件的制作方法，其特征在于，在所述注入第二导电类型杂质，相邻两个所述多晶硅沟槽结构之间的间隔中形成第二导电类型埋层柱，所述第二导电类型埋层柱从所述第二导电类型阱区的下表面向下延伸的步骤完成后，靠近所述多晶硅沟槽结构底端侧壁的区域保持第一导电类型。7.如权利要求4所述的深槽超结DMOS器件的制作方法，其特征在于，所述注入第二导电类型杂质，形成第二导电类型阱区，所述多晶硅沟槽结构底端向下伸出所述第二导电类型阱区的步骤中，第二导电类型杂质的注入剂量大于所述选择性注入第一导电类型杂质，形成包围所述多晶硅沟槽结构底端的第一导电类型注入区步骤中，第一导电类型杂质的注入2CN116013984A权利要求书2/2页剂量。8.如权利要求7所述的深槽超结DMOS器件的制作方法，其特征在于，在所述注入第二导电类型杂质