时序逻辑电路.ppt

第三讲时序逻辑电路时序逻辑电路3.1触发器触发器是构成时序逻辑电路的基本逻辑部件。它有两个稳定的状态：0状态和1状态；在不同的输入情况下，它可以被置成0状态或1状态；当输入信号消失后，所置成的状态能够保持不变。电路组成和逻辑符号工作原理010特性表（真值表）次态Qn+1的卡诺图状态图波形图基本RS触发器的特点集成基本RS触发器1、同步RS触发器特性表主要特点2、同步JK触发器特性表状态图3、同步D触发器（D锁存器）状态图集成同步D触发器1、主从RS触发器0逻辑符号2、主从JK触发器特性表电路特点带清零端和预置端的主从JK触发器带清零端和预置端的主从JK触发器的逻辑符号集成主从JK触发器与输入主从JK触发器的逻辑符号1、边沿D触发器下降沿时刻有效逻辑符号集成边沿D触发器2、边沿JK触发器边沿JK触发器的逻辑符号集成边沿JK触发器转换步骤：（1）写出已有触发器和待求触发器的特性方程。（2）变换待求触发器的特性方程，使之形式与已有触发器的特性方程一致。（3）比较已有和待求触发器的特性方程，根据两个方程相等的原则求出转换逻辑。（4）根据转换逻辑画出逻辑电路图。1、将JK触发器转换为RS、D、T和T＇触发器比较，得：JK触发器→D触发器JK触发器→T触发器T触发器特性方程：状态图JK触发器→T＇触发器T＇触发器特性方程：状态图2、将D触发器转换为JK、T和T＇触发器D触发器→T触发器D触发器→T＇触发器小结：触发器是数字电路的极其重要的基本单元。触发器有两个稳定状态，在外界信号作用下，可以从一个稳态转变为另一个稳态；无外界信号作用时状态保持不变。因此，触发器可以作为二进制存储单元使用。触发器的逻辑功能可以用真值表、卡诺图、特性方程、状态图和波形图等5种方式来描述。触发器的特性方程是表示其逻辑功能的重要逻辑函数，在分析和设计时序电路时常用来作为判断电路状态转换的依据。各种不同逻辑功能的触发器的特性方程为：RS触发器：Qn+1=S+RQn，其约束条件为：RS＝0JK触发器：Qn+1=JQn+KQnD触发器：Qn+1=DT触发器：Qn+1=TQn+TQnT＇触发器：Qn+1=Qn同一种功能的触发器，可以用不同的电路结构形式来实现；反过来，同一种电路结构形式，可以构成具有不同功能的各种类型触发器。3.2时序逻辑电路的分析与设计方法1、时序电路的特点2、时序电路逻辑功能的表示方法（2）状态转换表；反映电路输出Y、次态Qn+1、输入X、现态Qn之间对应取值关系的表格。（3）状态转换图：反映电路状态转换规律及相应输入、输出取值情况的几何图形。（4）时序图：表达输入信号、输出信号、电路状态等取值在时间上的对应关系的波形图。（5）逻辑图；表达逻辑功能的电路图。以上表达方法各具特色：逻辑方程和具体电路结构直接对应；状态表和状态图表达了电路工作的全过程；时序图便于对波形观察；逻辑图便于了解电路结构。3、时序电路的分类（2）根据输出分类米利型时序逻辑电路的输出不仅与现态有关，而且还决定于电路当前的输入。穆尔型时序逻辑电路的输出仅决定于电路的现态，与电路当前的输入无关；或者根本就不存在独立设置的输出，而以电路的状态直接作为输出。电路图例2345例234例234设计要求例4状态方程比较，得驱动方程：检查电路能否自启动设计一个串行数据检测电路，当连续输入3个或3个以上1时，电路的输出为1，其它情况下输出为0。例如：输入X101100111011110输出Y000000001000110原始状态图中，凡是在输入相同时，输出相同、要转换到的次态也相同的状态，称为等价状态。状态化简就是将多个等价状态合并成一个状态，把多余的状态都去掉，从而得到最简的状态图。4比较，得驱动方程：例次态卡诺图电路图本节小结3.3计数器在数字电路中，能够记忆输入脉冲个数的电路称为计数器。1、二进制同步计数器时序图电路图3位二进制同步减法计数器时序图电路图3位二进制同步可逆计数器电路图4位集成二进制同步加法计数器74LS161/163双4位集成二进制同步加法计数器CC45204位集成二进制同步可逆计数器74LS1914位集成二进制同步可逆计数器74LS1932、二进制异步计数器时钟方程：3个JK触发器都是在需要翻转时就有下降沿，不需要翻转时没有下降沿，所以3个触发器都应接成T＇型。3位二进制异步减法计数器时钟方程：3个JK触发器都是在需要翻转时就有下降沿，不需要翻转时没有下降沿，所以3个触发器都应接成T＇型。二进制异步计数器级间连接规律4位集成二进制异步加法计数器74LS197选用4个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2、FF3表示。状态方程:电路图十进制同步减法计数器次态卡诺图状态方程比较，得驱动方程：十进制同步可逆计数器选用4个CP上升沿触发的D触发器，分别用FF0、