基于PowerPC的嵌入式系统设计.docx

http://www.cdtarena.com基于PowerPC的嵌入式系统设计随着科学技术的发展，嵌入式处理器在通信设备、消费电子、军用电子等领域有了广泛的应用，而且对处理器的处理速度、功耗及工作温度都有了更加严格的要求，尤其在汽车电子、军用电子等方面的应用。Freescale公司的MlPC5200B是一款紧凑型、低功率的嵌入式处理器，与其他的嵌入式处理器相比具有独特之处，能满足上述的性能要求。MP(25200B集成有高性能的MPC603e内核，该内核采用超标量体系结构，能在400MHz的频率和一40～85℃的温度范围内处理速度为760MIPS，105℃时以264MHz(500MIPS)运行，适用于更高温度级别的环境。而且．MPC603e内核集成了一个高性能、双精度的浮点单元(FPU)，可加快与其他关键任务平行的复杂数学运算的速度。可为大多数视频算法提供足够的支持。此外，MPC5200B集成了丰富的外设接口[1]，其强大的功能符合汽车电子系统开发的需求，为系统的开发提供了保证。2系统的硬件设计设计基于MPC5200B的嵌入式视频处理系统，在硬件方面需要提供全面的通信、足够的内存、调试功能以及测试显示功能。根据设计，本系统主要由主处理器部分、视频信号输入部分、数据存储部分、显示部分、通信部分等组成，如图1所示。HYPERLINK"http://www.cdtarena.com"http://www.cdtarena.com主处理器部分的设计主要包括了系统电源、PLL电源电路、时钟电路、软硬件复位电路、上电复位电路和下载调试电路等。存储单元部分的存储器主要取决于微处理器的支持，MPC5200B支持的存储器主要包括SDRAM，ROM，FLASH，SRAM等。容量的大小取决于内核映射、操作系统、文件系统等的大小。视频输入部分，模拟视频信号由差分电路输入，通过AD转换器AD9883A转换成数字信号，再送到MPC5200进行处理。通信接口部分电路包括：人-机接口和机-机接口，提供了1个Ethernet接口、1个RS232接13、1个PCI接口、1个I2C接口等。2．1存储系统设计MPC5200B具有两组外部总线：SDRAM总线和LocalPlus总线，SDRAM总线支持同步的单速率DRAM和双速率DRAM，采用突发式读取方式，提高了SDRAM总线的带宽。SDRAM总线的时钟频率等于内部总线XLBus的时钟频率。而LocalPlus总线一般可以和ROM，FLASH，SRAM及其他的外围设备相连接。2．1．1MPC5200B与SDRAM的连接MPC5200B内部自带16kB的SRAM，但需要扩展外部存储器，通过SDRAM控制器与外部SDRAM相连接，SDRAM用于存储系统所要处理的数据等。本系统采用两片MICRON公司的MT48LCl6M16A2SDRAM存储器，MT48LCl6M16A2是3．3V供电，支持自刷新模式，每8192个SDRAM时钟周期(64ms)刷新一次，其容量为256Mb，可配置为64M×4b，32M×8b，16M×16b。两片SDRAM可构成16M×32b的外部SDRAM存储器，连接原理图如图2所示。当上电复位时，SDRAM总线是无效的，也就是说SDRAM的片选信号是无效的，所以上电时得先配置初始化寄存器，使SDRAM的片选信号有效，然后才能从SDRAM总线上读取数据，使系统正常运行。SDRAM在上电100～200μs后，必须由一个初始化进程来配置SDRAM的模式寄存器，模式寄存器的值决定着SDRAM的工作方式，具体操作步骤如下：(1)确定SDRAM的片选信号CS#的空间；(2)根据SDRAM的参数和时钟频率计算存储器、控制器寄存器的值；(3)写SDRAM的模式寄存器和控制寄存器。2．1．2MPC5200B与FLASH的连接FLASH采用的是AMD公司的AM29LV065D，容量是8M×8B，支持3．0～3．6V的读、擦除和编程操作，用于存储系统的引导程序，与MPC5200B的连接原理图如图3所示。芯片AM29I。V065D是23根地址线和8根数据线，所以MPC5200B与AM29LV065D的连接可采用nonMUXed模式。MPC5200B的LocalPlus总线的高8位AD[31：24]作为数据线和FLASH的数据线相连接，而总线的低24位AD[23：0]作为地址总线与FLASH的地址线相连接。因为系统上电后，系统从与LPCS0相连的存储设备启动，所以FLASH做BootROM时，片选信号CE#必须与MPC5200B的LPCS0引脚相连接。FLASH是慢速设备，需要一些等待状态，因此在每次Boot时，需要默认最长的时间来启动MPC5200B。最长等待状态为48个PCIClocks(即727ns，当LocalPl