基于FPGA误码检测器的设计与实现.doc

(完整版)基于FPGA误码检测器的设计与实现(完整版)基于FPGA误码检测器的设计与实现PAGE\*MERGEFORMAT-27-(完整版)基于FPGA误码检测器的设计与实现基于FPGA误码检测器的设计与实现西安欧亚学院本科毕业论文（设计）开题报告题目基于FPGA误码检测器的设计与实现学生姓名：＊＊*＊*学生学号：12610602150807指导教师：导师职称：所在分院：信息工程学院专业：通信工程班级：统本通信1201班提交日期：2015年12月21日一、课题的意义在当今的信息时代,通信在我们生活中必不可少。数字通信技术更是以抗干扰能力强、适合远距离传输、方便于计算机连接、容易加密等优点，在现代社会的信息传输领域变得越来越重要。通信网络给我们带来了种种便利，因特网和电话网等通信网络为我们的生活增添了非常多的便利，人们也越来越离不开通信网络了。在通信系统中,机器故障、信号衰落、干扰等多种原因都可以导致接收端接收到误码，甚至可能造成系统性能恶化，乃至通信中断，其结果都可通过误码的形式表现出来，在误码中加入时间的概念就有了误码率，误码率是衡量数据在规定时间内数据传输精确性的指标，是检验设备传输性能的重要指标.因此，各种各样针对不同通信系统的误码检测设备应运而生。误码检测器主要基于FPGA技术，并且以方便，实用，经济三个方面为特点进行设计开发的.它的核心器件是现场可编程逻辑阵列，便于移植或者升级。FPGA是目前应用比较广泛的可编程门阵列（FPGA)，如今很多数字通信系统都是用FPGA作为系统的核心控制器件，不仅使系统的集成度大大提高而且降低了硬件设计的复杂程度。所以，采用FPGA作为误码检测器的核心控制器件是比较合适的选择。二、国内外研究现状早期的误码率检测器一般采用分立元件设计，这种方式在设计上相对复杂；有的采用MCS-51系列单片机与误码测试专用芯片相结合的方法,测试专用芯片有DS2172、DS21554等，这种方式缩短了误码率测试仪开发周期，设计成本较低，但是测试速率较低。随着FPGA的迅速发展，采用FPGA与单片机相结合的误码率检测器也应运而生，采用FPGA完成误码测试的各个部分，采用单片机实现系统的控制。虽然这种方式的误码率检测器较多，但是受到FPGA本身的速率限制，大多数检测器的速率都较低，一般在2Mb/s、24Mb/s以及300Mb/s左右,个别设计达到2488Mb/s。误码率检测器国外的产品较多，安捷伦公司和泰克公司的检测器都是比较高端的，功能也非常完善。例如安捷伦公司的81250并行误码率检测器和串行误码率检测器N4906、N4903A速率可以达到12。5Gb/s，E4898ABERT等多款检测器速率达到100Gb/s［20]。泰克公司的BERTScopeCR系列检测器数据速率可以达到28。6Gb/s。国内的设备比较典型的是中国电子科技集团研制的AV系列的误码检测器,例如AV5232e、AV5231和AV5235等。随着数据传输方式的改变,误码率检测器都在朝着串行方向发展。国外高速误码器的功能相对国内比较完善，国外检测器的发送端的码型相对较多，测试速率可选，而且具有很好的人机交互界面，有很好的性能指标，主要适用于大中型企业以及对于技术指标要求相对较高的场合测试，因其价格较高、而且操作也比较复杂、维修困难，一般不适用于小型企业以及教学实验。国内的产品操作相对简单，但是处理信号的速率一般在几Mb/s或者百Mb/s，速率相对较低，达到千兆速率的误码率检测器非常少，而且其发送码型单一。目前，光通信接入网技术在不断提高,传输速率也在不断提高,光传输模块应用也越来越多，如1。25Gb/s、2.5Gb/s和3.125Gb/s光模块，对通信设备性能的要求也越来越高，通信系统可靠性的检测也显得尤为重要。三、毕业论文（设计）的主要内容本文主要阐述的是基于FPGA误码检测器的设计与实现。第一部分是绪论,包括课题的研究目的及意义、误码率测试仪的国内外发展现状、本课题的主要研究内容；第二部分是总体方案设计，包括误码率测试基本原理、FPGA芯片选择；第三部分是基本功能设计，包括码型发生单元设计、误码检测单元设计；第四部分是仿真验证。第五部分是结论。四、所采用的方法、手段以及步骤等1、主要方法采用文献研究法、文本细读法和案例分析法进行研究。步骤(1）阅读相关资料，补充理论知识的不足。(2）了解本论题的研究状况，形成文献综述和开题报告。（3）通过文献研究法全面的掌握误码检测器的发展及分析。（4）进一步搜集阅读资料并研读文本，做好相关的记录，形成论题提纲。（5)再用案例分析法，通过一些案例的分析与反思关于误码检测器的设计与实现的问题。（6)深入研究,写成初稿。最后，反复修改，完成定稿。五、阶段进度计划1、2015年11月20日-2015年12月