定点补码一位乘法器的设计与实现.doc

定点补码一位乘法器的设计与实现PAGEI————————————————————————————————作者：————————————————————————————————日期：个人收集整理勿做商业用途个人收集整理勿做商业用途PAGEI个人收集整理勿做商业用途课程设计报告课程设计名称:计算机组成原理课程设计课程设计题目：定点补码一位乘法器的设计与实现院(系）：计算机学院专业:计算机科学与技术班级:学号：姓名：指导教师：完成日期:2012年1月13日--目录TOC\o”1—3”\h\uHYPERLINK\l”_Toc314207225”第1章总体设计方案PAGEREF_Toc314207225\h1HYPERLINK\l”_Toc314207226”1。1设计原理PAGEREF_Toc314207226\h1HYPERLINK\l"_Toc314207227”1。2设计思路PAGEREF_Toc314207227\h1HYPERLINK\l”_Toc314207228"1。3设计环境PAGEREF_Toc314207228\h2HYPERLINK\l"_Toc314207229"第2章详细设计方案PAGEREF_Toc314207229\h3HYPERLINK\l”_Toc314207230”2。1顶层方案图的设计与实现PAGEREF_Toc314207230\h3HYPERLINK\l"_Toc314207231”2.1.1创建顶层图形设计文件PAGEREF_Toc314207231\h3HYPERLINK\l”_Toc314207232"2.1.2器件的选择与引脚锁定PAGEREF_Toc314207232\h4HYPERLINK\l"_Toc314207233”2.1。3编译、综合、适配PAGEREF_Toc314207233\h5HYPERLINK\l"_Toc314207234"2.2功能模块的设计与实现PAGEREF_Toc314207234\h5HYPERLINK\l”_Toc314207235”2.2。1取补模块的设计与实现PAGEREF_Toc314207235\h5HYPERLINK\l”_Toc314207236"2.2.2选择器模块的设计与实现PAGEREF_Toc314207236\h7HYPERLINK\l”_Toc314207237"2.2。3乘数补码移位寄存器模块的设计与实现PAGEREF_Toc314207237\h11HYPERLINK\l"_Toc314207238”2.2。4部分积移位寄存器模块的设计与实现PAGEREF_Toc314207238\h13HYPERLINK\l”_Toc314207239”2.3仿真调试PAGEREF_Toc314207239\h14HYPERLINK\l"_Toc314207240”第3章编程下载与硬件测试PAGEREF_Toc314207240\h16HYPERLINK\l”_Toc314207241”参考文献PAGEREF_Toc314207241\h17HYPERLINK\l"_Toc314207242”附录（电路原理图)PAGEREF_Toc314207242\h18第1章总体设计方案1.1设计原理在计算两个补码相乘时，可以通过Booth算法来实现定点补码一位乘的功能.布斯（Booth）算法采用相加和相减的操作计算补码数据的乘积,Booth算法对乘数从低位开始判断，根据后两个数据位的情况决定进行加法、减法还是仅仅进行移位操作。讨论当相乘的两个数中有一个或二个为负数的情况,在讨论补码乘法运算时，对被乘数或部分积的处理上与原码乘法有某些类似，差别仅表现在被乘数和部分积的符号位要和数值一起参加运算.Booth乘法规则如下：假设X、Y都是用补码形式表示的机器数,［X］补和[Y］补=Ys.Y1Y2…Yn，都是任意符号表示的数。比较法求新的部分积，取决于两个比较位的数位,即Yi+1Yi的状态。首先设置附加位Yn+1=0，部分积初值［Z0]补=0.当n≠0时，判断YnYn+1，若YnYn+1=00或11，即相邻位相同时,上次部分积右移一位，直接得部分积。若YnYn+1=01，上次部分积加[X]补，然后右移一位得新部分积。若YnYn+1=10,上次部分积加[-X］补，然后右移一位得新部分积。当n=0时，判YnYn+1(对应于Y0Y1),运算规则同(1)只是不移位。即在运算的最后一步，乘积不再右移。1。