51单片机大容量数据存储器的扩展.doc

PAGE\*MERGEFORMAT13郑州航空工业管理学院《单片机原理与应用》课程设计说明书10级自动化专业1006112班级题目51单片机大容量数据存储器的系统扩展姓名杨向龙学号100611234指导教师王义琴职称讲师二О一三年六月十日目录TOC\o"1-3"\h\uHYPERLINK\l_Toc4144一、51单片机大容量数据存储器的系统扩展的基本原理PAGEREF_Toc41444HYPERLINK\l_Toc29277二、设计方案PAGEREF_Toc292774三、硬件的设计..........................................................................5HYPERLINK\l_Toc24853.1系统的硬件构成及功能PAGEREF_Toc24855HYPERLINK\l_Toc25603.2硬件的系统组成PAGEREF_Toc25605HYPERLINK\l_Toc302983.2.1、W241024APAGEREF_Toc302985HYPERLINK\l_Toc268963.2.2、CPLD的功能实现PAGEREF_Toc268965HYPERLINK\l_Toc110863.2.3、AT89C52简介PAGEREF_Toc110866HYPERLINK\l_Toc41923.2.4、SRAM的功能及其实现PAGEREF_Toc41929HYPERLINK\l_Toc115163.3、基本单片机系统大容量数据存储器系统扩展PAGEREF_Toc115169HYPERLINK\l_Toc17953五、结论PAGEREF_Toc1795313HYPERLINK\l_Toc30325六、参考资料PAGEREF_Toc303251351单片机大容量数据存储器的系统扩展摘要：在单片机构成的实际测控系统中，仅靠单片机内部资源是不行的，单片机的最小系统也常常不能满足要求，因此，在单片机应用系统硬件设计中首先要解决系统扩展问题。51单片机有很强的外部扩功能,传统的用IO口线直接控制大容量数据存储器的片选信号的扩展系统存在运行C51编译的程序时容易死机的缺点。文中介绍了一种改进的基于CPLD的51系列单片机大容量数据存储器的扩展方法，包括硬件组成和软件处理方法。关键字：W241024A、CPLD、AT89C52、SRAM一、51单片机大容量数据存储器的系统扩展的基本原理MCS-51单片机系统扩展时，一般使用P0口作为地址低8位（与数据口分时复用），而P2口作为地址高8位，它共有16根地址总线，最大寻址空间为64KB。但在实际应用中，有一些特殊场合，例如，基于单片机的图像采集传输系统，程控交换机话单的存储等，需要有大于64KB的数据存储器。二、设计方案在以往的扩展大容量数据存储器的设计中，一般是用单片机的IO口直接控制大容量数据存储器的片选信号来实现，但是这种设计在运行以C51编写的程序（以LARGE方式编译）时往往会出现系统程序跑飞的问题，尤其是在程序访问大容量数据存储器（如FLASH）的同时系统产生异常（如中断），由于此时由IO口控制的片选使FLASH被选中而SRAM无法被选中，堆栈处理和函数参数的传递无法实现从而导致程序跑飞的现象。文章介绍一种基于CPLD的大容量数据存储器的扩展系统，避免了上述问题的产生，提高了扩展大容量数据存储器系统的可靠性。该系统MCU采用89C52，译码逻辑的实现使用了一片EPM7128CPLD芯片，系统扩展了一片128K的SRAM，一片4M字节的NORFLASH，以上芯片均为5V供电。第三节硬件设计3.1系统的硬件构成及功能W241024A是128K×8位的静态RAM，共需17根地址线，其A0~A7接经CPLD锁存输出的A0~A7,A8~A14接89C52的A8~A14，A15、A16分别接CPLD输出的SRAM_A15、SRAM_A16；M29F032D是4M×8位的NOR型FLASH，共需22根地址线。A0~A14的接法与W241024A的相同，A15~A21接经CPLD锁存输出AL15~AL21；所有数据存储器的读写控制线与MCU相应的读写控制线相连。SRAM和FLASH的片选信号由CPLD内部译码产生：/CS_SRAM接SRAM的片选，/CS_FLASH接FLASH的片选。3.2硬件的系统组成3.2.1、W241024AW241024A是128Kx8位的静态RAM，共需17根地址线，其AO-A7接经CPLD锁存输出的AO-A7,A8-A14接89C52的A8-A14,A15,A16分