基于FPGA的多通道高速数据传输系统的设计.docx

基于FPGA的多通道高速数据传输系统的设计杨若愚摘要：通过FPGA实现对8通道LVDS接口电路的控制实现数据收发，利用DDR3SDRAM实现对数据高速缓存，利用FPGA内嵌的PCI-E硬核以PCI-EDMA的方式实现与计算机之间的高速数据传输。测试结果表明，系统可以实现多数据的高速收发，传输速率可达到300MB/s，目前本系统已成功应用于某数据记录仪中。关键词：高速数据传输；FPGA；LVDS；DMA；PCI-E总线；DDR3中图分类号：TP274.2文献标识码：A文章编号：1007-9416（2017）04-0164-011系统总体设计和模块设计多通道高速数据传输系统组成模块主要包括：LVDS收发模块、FPGA控制模块、DDR3SDRAM缓存模块[1]。系统的传输板卡是传输系统的核心模块，其作用是控制实现数据的接收与发送功能，通过FPGA控制高速多通道LVDS接口对外部数据的接收和发送，并通过对DDR3SDRAM的控制实现高速数据的大容量缓存；传输系统与计算机之间通过调用硬核实现PCI-E总线通信[2]。传输系统中传输板卡的连接方式：通过两个连接器连接到背板，其中通过两个ERNI公司的ERmetZD高速连接器连接到背板，而且还通过背板转接实现与计算机COM-E载板PCI-E物理连接；传输板卡的供电模式是标准ATX电源供电，通过连接背板上的ERNI公司的标准CPCIJ1连接器实现[3]。2系统逻辑控制系统以XilinxKintex-7XC7K325T-2FPGA为主控芯片，通过合理配置高速收发器、IO资源实现对8通道LVDS数据收发、DDR3大容量数据缓存、高速PCI-E通信等模块的逻辑控制。使用VHDL硬件语言编写FPGA逻辑程序代码，运用自顶向下的设计思路编程，设计对应的逻辑控制实现各模块功能，并且使用ISE14.7软件进行设计、编译、仿真[4]。2.1FPGA控制数据收发根据DS90CR484A芯片手册进行逻辑控制，将接口芯片PRE、/PD、PLLSEL引脚对应接到高电平设置为可正常工作状态，通过接收芯片串并转化后的48位数据，按照数据帧格式获取有效数据。在编程过程中，FPGA以LVDS接收器芯片内部经数据时钟恢复获取的Rxclkout为时钟标准进行数据解析，其中RPDL为传输延迟时间。2.2FPGA控制DDR3数据缓存DDR3控制器的核心模块采用MIG，系统中模块以多通道形式、利用高速总线互联对接TXFIFO和RXFIFO。该总线具有仲裁特性，既能支持数据通道和PCI-EDMA通道，同时也能申请读写DDR3存储设备。基于DDR3的VFIFO写操作流程图，VFIFO逻辑主要由写控制逻辑（VFIFO_WR_CON）、读控制逻辑（VFIFO_RD_CON）、仲裁逻辑（ARBITRATION）、MIG控制器（MIG_CONTROLER）、初始地址产生逻辑（INIT_ADDR_GEN）组成。VFIFO逻辑中有写缓冲FIFO和读缓冲FIFO，用来对读写数据进行缓冲。3系统测试及结果分析3.1测试平台搭建用来对系统进行性能的测试与验证的平台，该平台由计算机平台、高速转接背板、核心传输板卡和外部接收机几部分组成。其中計算机选用研华公司的第三代CPU核心板Express-IB、COM-E载板Express-BASE6作为COM-E模块，该模块具有PCIe×16（第三代）用于显示或通用x8/4/2/1高速接口插槽，操作系统环境为64位Windows7系统，FPGA程序下载调试、测试结果显示都在该计算机平台实现。在测试过程中该板卡与计算机的PCI-E插槽的物理链接通过高速转接背板实现，FPGA逻辑控制程序通过JTAG下载盒下载，计算机通过安装PCI-E设备驱动程序建立起核心传输卡与测试应用程序之间连接，这样才能使系统PCI-E通信正常工作。同时，通过LVDS接口实现外部接收机与核心传输板卡数据收发通信。3.2计算机数据文件分析本课题测试应用软件基于VC++在MicrosoftVisualStudio2012编译系统环境下完成。该测试应用的程序具有读写寄存器、DMATLP测试、DMA测试和LVDS测试等功能，而且程序也能实时计算接收/发送的数据总量和占用时间，使数据传输速率同步显示。4结语文中详细介绍了基于LVDS的多路高速数据传输系统的设计，并且通过大量可靠的试验对系统性能、传输完整性、速率进行测试测试，最终验证了设计的系统可以实现多通道、高速、大容量信号的发送与接收，同时也在某数据记录仪中取得成功应用。参考文献[1]刘黎平，曹俊武，莫月琴，等.雷达遥感新技术及其在灾害性天气测中的应用[J].热带气象学报，2006（22）：1～9.[2]王怀侠，王永，王守浩.基于DSP+FPGA数字传输系统的实现[J].电子测量技术，2013，36（11）