一篇很好的关于功能验证、时序验证、形式验证、时序建模的论文.pdf

FF-DX半定制/全定制混合设计流程中功能与时序验证第i页摘要随着集成电路的规模和复杂度不断增大，验证的作用越来越重要。要在较短的时间内保证芯片最终能正常工作，需要将各种验证方法相结合，全面充分地验证整个系统。FF-DX是一款高性能定点DSP，为了在提升芯片性能的同时，缩短设计周期，降低开发成本，采用了半定制/全定制混合设计的方法，对RTL级代码进行优化改进，对处理器内核的执行单元采用全定制设计实现。混合设计的复杂性，给验证工作带来了巨大的挑战。本文针对半定制/全定制混合设计的特点，提出并实现了一套半定制/全定制混合设计流程中功能和时序验证的方法。论文从模拟验证、等价性验证和全定制设计的功能验证三个方面对FF-DX的分支控制部件进行功能验证。对于模拟验证中激励的产生，采用了手工生成和伪随机生成相结合的方法，并通过覆盖率评估，使设计的代码覆盖率达到98%。对于全定制模块，采用了NC-Verilog模拟器和功能模型提取工具TranSpirit相结合的新方法，提高了验证效率。论文还研究了运用形式验证的方法对RTL级和RTL级以及RTL级和门级网表进行等价性验证。为了进一步保证RTL级设计和对应的全定制设计模块之间功能的等价性，设计了一个能同时考察两种设计的验证平台，以此来提高工作效率。论文介绍了FF-DX地址计算部件的时序建模和静态时序分析方法。在静态时序分析之后，将SDF文件中的延时信息反标到逻辑网表中，通过动态时序验证进一步保证设计的时序收敛。论文还结合工程任务，设计实现了验证过程中使用的几种辅助工具，大大提高了验证的效率，减少了人工参与带来的失误。运用上述验证方法对FF-DX功能部件进行验证，取得了较好的效果，缩短了验证周期，提高了验证效率。主题词：半定制/全定制混合设计，功能验证，形式验证，时序验证，时序模型，静态时序分析，辅助工具第ii页ABSTRACTThecomplexityandsizeofthemodernVLSIhasbeenincreasingdramatically,whichpresentasignificantchallengeforverification.Inordertoensureproperfunctionofthedesign,variousmethodsneedtobeusedtoverifytheentiresystemsufficiently.FF-DX,ahigh-performancefix-pointDSPourgroupdesigned,hasadoptedseveraldesignmethodstoenhanceperformance,aswellascutdowndesigncycleandlowerthecost.Themostfeaturedoneiswhatwecalledblendedmethodologywhichmixessemi-customandfull-customdesignmethodstogether.Nevertheless,thismethodologyhasledtoahugechallengetoverificationbecauseofthecomplexityitbringsin.Inthisdissertation,basedonthecharacteristicsoftheblendedmethodology,weproposeaflowforfunctionalandtimingverification,withthenovelideaofcombiningfull-customandsemi-customverificationmethods.Weverifythebranchcontrolfunctionunitinthreeaspects,simulationverification,equivalenceverification,togetherwithfunctionalverificationinthefull-customdesigns.Ablendedmethodologyisintroducedtogeneratethetestbenchforfunctionalverification,whichcombinesbothmanualandpseudo-randommethods,andafterevaluation,thecodecoveragerateis98%.WealsoadoptanewmethodologyofcombiningtheNC-VerilogsimulatorwithfunctionalmodelextractorTranSpiritforfull-customblock,anditspeed