电子科技大学15春《EDA技术》在线作业1满分答案.docx

15春《EDA技术》在线作业1单选题一、单选题（共20道试题，共100分。）1.关于数组A的定义如下：signalA：bit_vector(7downto0);那么，A=“00110101”，A(7downto5)＝。A.’010B.‘001C.‘011D.’100-----------------选择：B2.Altera公司开发的开发软件为A.FoundationB.ispDesignEXPERTC.MaxplusⅡD.ISE选择：C3.字符串型文字O“1234”的长度为。A.12B.4C.8D.16选择：A4.在VHDL中，结构体内部是由（）语句组成的。A.顺序B.并行C.顺序和并行D.任何选择：A5.下面哪个标识符是符合VHDL语法的合法标识符A.constantB.2fftC._decoder_1D.sig_n选择：D6.若a=1，b=2，下面程序执行后，a和b的值分别为。architecturertlofentityNameissignala,b:integer;beginprocess(a,b)variablec:integer;begina<=b;c:=a;b<=c;endprocess;endrtl;A.1，2B.2，1C.1，1D.2，2-----------------选择：B7.下面哪个说法是错误的A.进程语句与进程语句之间是并行执行的，进程语句内部是顺序执行的B.进程语句是可以嵌套使用的C.块语句与块语句之间是并行执行的，块语句内部也是并行执行的D.块语句是可以嵌套使用的选择：B8.下面哪个标识符是符合VHDL语法的合法标识符A.4plusB.v-4C.the_signalD.buffer选择：C9.关于数组A的定义如下：signalA：bit_vector(7downto0);那么，A=“00110101”，那么A(2downto0)＝。A.111B.110C.100D.101-----------------选择：D10.在使用MAX+PLUSII开发环境对电路进行系统设计时，在在线配置这一过程中，下载到芯片中的文件类型A.*.scfB.*.pofC.*.gdfD.*.sof-----------------选择：B11.VHDL常用的库是A.IEEEB.STDC.WORKD.PACKAGE-----------------选择：A12.关于数组A的定义如下：signalA：bit_vector(7downto0);那么，A=“00110101”，A(6downto5)＝。A.’00B.10C.‘01D.11选择：C13.值为“1110”的标准逻辑矢量，进行sll运算后值为。A.1100B.1010C.1110D.0111选择：A14.AlteraFLEX10K系列器件中的EAB大小为位。A.256B.512C.1024D.2048-----------------选择：D15.下面哪种语句不是顺序语句A.if语句B.case语句C.wait语句D.component语句选择：D16.根据VHDL语法规则，下面哪个标识符是非法的标识符A.not—AckB.constantC.FFT_1024_HYPERLINK\l"bookmark1"1D.state0选择：B17.重载操作符的定义一般见于IEEE库的哪几个程序包A.std_logic_arith、std_logic_unsigned、std_logic_signedB.std_logic_arith、std_logic_unsigned、std_logic_1164C.std_logic_unsigned、std_logic_1164、std_logic_arithD.std_logic_1164、std_logic_arith、std_logic_unsigned、std_logic_signed选择：A18.如果A、B均为为std_logic_vector的数据类型，A的值为“100”，B的值为“011”，则B&A的值为。A.100011B.011100C.110011D.010011-----------------选择：B19.Xilinx公司开发的开发软件为A.ISEB.ispDesignEXPERT系列C.QuartusⅡD.MaxplusⅡ-----------------选择：A20.在元件例化语句中，用符号实现名称映射，将例化元件端口声明语句中的信号与PORTMAP（）中的信号名关联起来。A.=B.:=C.<=D.=>选择：D