数字下变频基于FPGA的软件设计与实现.pdf

数字下变频基于FPGA的软件设计与实现【摘要】雷达的数字下变频功能主要是将天线接收到的中频回波信号通过A/D变换后，进行数字下变频处理，转为两路I/Q基带数据。本文主要设计了一种基于FPGA的数字下变频方法，通过对数字控制振荡器（NCO）及低通滤波器（FIR）的设计及实现，完成了对于不同频率本振信号的数字下变频处理。结果表明，基于该方案设计的数字下变频功能已在实际系统中得到应用。【关键词】数字下变频（DDC）；FPGA；数字滤波器【Abstract】ThefunctionofDDCismainlytoconvertthesignalreceivedafterA/DconversionbytheantennatoDigitalDownConvert（DDC），finallyintotwoI/Qbasebanddata.ThispapermainlydesignamethodaboutDigitalDownConversionbasedonFPGA，bydesigningthenumericallycontrolledoscillator（NCO）andalow-passfilter（FIR），toconvertdifferentfrequencysignalwithDDC.Theresultsshowedthattheconversionfunctionhasbeenusedintheactualsystem.【Keywords】DDC（DigitalDownConvert）；FPGA；FIRFilter0引言软件无线电是现今无线通信系统的关键技术，其核心思想是让数字化处理功能尽量的靠近天线，从而将更多的处理通过数字的方式完成。[1]而数字下变频是软件无线电的关键部分，主要完成对信号的AD变换、混频、滤波以及抽取等工作，包括数字混频模块和抽取滤波模块。[2]另外，FPGA可编程、数字化、高速处理的特点使其在软件无线电系统中发挥着重要的位置。1硬件总体设计本设计中，在FPGA等主要硬件模块支撑的基础上完成了对信号A/D变换后的下变频处理。硬件模块主要包括A/D芯片、FPGA，其他还使用D/A变换器、时钟芯片、电源芯片以及用于光纤传输并行收发一体的光模块。时钟芯片为AD提供采样时钟，电源芯片为FPGA、AD芯片供电。由于在本设计中，A/D芯片和FPGA是软件设计的主体芯片，因此其他硬件部分不作重点描述。本设计选用的FPGA是来自于Kintex7系列的XC7K325T，作为AD变换后的中频信号下变频处理以及通信的端口，Kintex7属于XILINX公司FPGA的高端系列，其高速的数据传输速率也为本设计提供了核心硬件支撑。另外FPGA因其拥有丰富的逻辑单元以及连线资源，也适合用于细粒度和高并行度结构的FIR滤波器的实现。模数转换器选用了一片双通道125MSPS、采样位数为16Bit的JAD9268，采样速率为40Mbsps，每个通道的两路中频信号经过下变频后转化为四路I/Q数字信号。2软件设计在软件设计中，主要设计思想如下：中频模拟信号输入进入A/D芯片进行模数转换得到数字信号，FPGA内部对其解串对齐处理后，与NCO输出的两路正交信号相乘，完成混频，下变频后的信号通过FIR滤波器滤波，转变为低频的基带信号。在整个设计中，设计的重要所在是数据的下变频以及低通滤波。本设计主要在Xilinx公司的集成开发环境ISE.10.1中用VHDL语言以及调用IP核实现FPGA对A/D芯片的控制以及混频低通滤波处理。混频利用FPGA内部IP核的乘法器实现，软件设计的主要工作在于数字控制振荡器（NCO）的产生以及低通数字滤波器的设计和实现。数字控制振荡器数据产生后通过存在ROM里与中频信号通过乘法器混频后得到下变频后的信号，数字滤波器计算得到的数据也存入IP核FIR滤波器中，下变频的信号经过抽取后进入低通滤波后整形输出基带信号。2.1数字控制振荡器（NCO）设计与实现数控震荡器（NCO）的作用是产生两路正交序列信号与中频信号混频，其设计的好坏直接关系到数字下变频的性能，目前NCO的设计有查表法，CORDIC算法，以及重采样法，本文采用基于查找法的DDS进行设计，用一个ROM来记录值，通过ISE平台调用IPcore的乘法器办法将NCO与输入信号进行混频，该办法快速，可操作性强。2.2FIR滤波器设计与实现通常FIR滤波器的设计方法很多，主要有窗函数法、频率采样法和切比雪夫最佳一致逼近法等。其中凯塞窗是最有用且最优的窗结构之一，对于给定的阻带衰减，它提供了最小的主瓣宽度，也是平坦的过渡带，就这点而言，它是最优的。[3]由于FIR设计时其系数计算及其量化比较复杂，因此我们采用MATLAB软件作为辅助设计，计算出FIR的系数。根据凯塞窗的定义（式3），确定采样频