器件物理专题培训市公开课金奖市赛课一等奖课件.pptx

CMOS模拟集成电路分析与设计教材及参考书引言半导体材料(衬底)有源器件特性第一讲本章主要内容1、有源器件有源器件－MOS管结构与几何参数（2）：在栅氧下衬底区域为器件有效工作区（即MOS管沟道）。MOS管两个有源区（源区与漏区）在制作时是几何对称：普通依据电荷输入与输出来定义源区与漏区：源端被定义为输出电荷（若为NMOS器件则为电子）端口；而漏端则为搜集电荷端口。当该器件三端电压发生改变时，源区与漏区就也许改变作用而互相互换定义。在模拟IC中还要考虑衬底（B）影响，衬底电位普通是通过一欧姆p＋区（NMOS衬底）以及n＋区(PMOS衬底)实现连接，因此在模拟集成电路中对于MOS晶体管而言，是一四端口器件。结构与几何参数（3）：注意：在数字集成电路设计，因为源/漏区结二极管必须为反偏，NMOS晶体管衬底必须连接到系统最低电位，而PMOS晶体管衬底（即为n阱）必须连接到系统最高电位，即在数字集成电路中MOS晶体管可当作三端口器件。对于单阱工艺而言，如n阱工艺，全部NMOS管含有相同衬底电位，而对于PMOS管而言能够有一个独立n阱，则能够接不同阱电位，即其衬底电位能够不同。现在很多CMOS工艺线采取了双阱工艺，即把NMOS管与PMOS管都制作在各自阱内：NMOS管在p阱内，PMOS管在n阱内；因此，对于每一个NMOS管与PMOS管都能够有各自衬底电位。结构与几何参数（4）：沟道长度L：由于CMOS工艺自对准特点，其沟道长度定义为漏源之间栅尺寸，普通其最小尺寸即为制造工艺中所给特性尺寸；由于在制造漏/源结时会发生边沿扩散，因此源漏之间实际距离（称之为有效长度L’）略小于长度L，则有L’＝L－2d，其中L是漏源之间总长度，d是边沿扩散长度。沟道宽度W：垂直于沟道长度方向栅尺寸。栅氧厚度tox：则为栅极与衬底之间二氧化硅厚度。MOS管工作原理及表示符号（1）：MOS管可分为增强型与耗尽型两类：增强型是指在栅源电压VGS为0时没有导电沟道，而必须依托栅源电压作用，才干形成感生沟道MOS晶体管；耗尽型是指即使在栅源电压VGS为0时MOS晶体管也存在导电沟道。这两类MOS管基本工作原理一致，都是利用栅源电压大小来改变半导体表面感生电荷多少，从而控制漏极电流大小。MOS管工作原理及表示符号（2）：当栅源电压VGS=0时，源区（n＋型）、衬底（p型）和漏区（n＋型）形成两个背靠背PN结，无论VDS极性如何，其中总有一个PN结是反偏，因此源漏之间电阻主要为PN结反偏电阻，基本上无电流流过，即漏电流ID为0，此时漏源之间电阻很大，没有形成导电沟道。当栅源之间加上正向电压，则栅极和p型硅片之间构成了以二氧化硅为介质平板电容器，在正栅源电压作用下，介质中便产生了一个垂直于半导体表面由栅极指向p型衬底电场（由于绝缘层很薄，即使只有几伏栅源电压VGS，也可产生高达105~106V/cm数量级强电场），这个电场排斥空穴而吸引电子，因此，使栅极附近p型衬底中空穴被排斥，留下不能移动受主离子（负离子），形成耗尽层，同时p型衬底中少子（电子）被吸引到衬底表面。MOS管工作原理及表示符号（3）：当正栅源电压达到一定数值时，这些电子在栅极附近p型硅表面便形成了一个n型薄层，通常把这个在p型硅表面形成n型薄层称为反型层，这个反型层事实上就构成了源极和漏极间n型导电沟道。由于它是栅源正电压感应产生，因此也称感生沟道。显然，栅源电压VGS正得愈多，则作用于半导体表面电场就愈强，吸引到p型硅表面电子就愈多，感生沟道（反型层）将愈厚，沟道电阻将愈小。感生沟道形成后，本来被p型衬底隔开两个n＋型区（源区和漏区）就通过感生沟道连在一起了。因此，在正漏极电压作用下，将产生漏极电流ID。普通把在漏源电压作用下开始导电时栅源电压叫做启动电压Vth。注意：与双极型晶体管相比，一个MOS器件即使在无电流流过时也也许是开通。MOS管工作原理及表示符号（4）：当VGS≥Vth时，外加较小VDS，ID将随VDS上升快速增大，此时为线性区，但由于沟道存在电位梯度，因此沟道厚度是不均匀。当VDS增大到一定数值（比如VGD=VGS，VDS=Vth），靠近漏端被夹断，VDS继续增长，将形成一夹断区，且夹断点向源极靠近，沟道被夹断后，VDS上升时，其增长电压基本上加在沟道厚度为零耗尽区上，而沟道两端电压保持不变，因此ID趋于饱和而不再增长。另外，当VGS增长时，由于沟道电阻减小，饱和漏极电流会相应增大。在模拟电路集成电路中饱和区是MOS管主要工作区。若VDS不小于击穿电压BVDS（二极管反向击穿电压），漏极与衬底之间PN结发生反向击穿，ID将急剧增长，进入雪崩区，此时漏极电流不通过沟道，而直接由漏极流入衬底。MOS管工作原理及表示符号（5）MOS管高频小信号电容MOS管电容（2）：栅与沟道之间栅氧电容C2=WL