2021年沈阳工业大学数据科学与大数据技术专业《计算机组成原理》科 精品.pdf

2021年沈阳工业大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、主存储器主要性能指标有（）。1.存储周期Ⅱ.存储容量Ⅲ.存取时间Ⅳ.存储器带宽A.I、IⅡB.I、IⅡ、IVC.I、Ⅲ、lVD.全部都是2、下列关于Cache和虚拟存储器的说法中，错误的有（）。I.当Cache失效（即不命中）时，处理器将会切换进程，以更新Cache中的内容II.当虚拟存储器失效（如缺页）时，处理器将会切换进程，以更新主存中的内容III.Cache和虚拟存储器由硬件和OS共同实现，对应用程序员均是透明的IV.虚拟存储器的容量等于主存和辅存的容量之和A.I、IⅣB.Ⅲ、VC.I、Ⅱ、ⅢD.I、Ⅲ、Ⅳ3、若浮点数用补码表示，则判断运算结果为规格化数的方法是（）。A.阶符与数符相同，则为规格化数B.小数点后第一位为1，则为规格化数C.数符与小数点后第1位数字相异，则为规格化数D.数符与小数点后第1位数字相同，则为规格化数4、在C语言程序中，以下程序段最终的f值为（）。Floatf=2.5+1e10；f=f-1e10；A.2.5B.250C.0D.3.55、假设编译器规定int和shot类型长度分别为32位和16位，若有下列C语言语句：unsignedshortx=65530；unsignedinty=x；得到y的机器数为（）。A.00007FFAHB.0000FFFAHC.FFFF7FFAHD.FFFFFFFAH6、某同步总线的时钟频率为100MHz，宽度为32位，地址/数据线复用，每传输一个地址或数据占用一个时钟周期。若该总线支持突发（猝发）传输方式，则一次“主存写”总线事务传输128位数据所需要的时间至少是（）。A.20nsB.40nsC.50nsD.80ns7、某同步总线采用数据线和地址线复用方式，其中地址/数据线有32根，总线时钟频率为66MHz，每个时钟周期传送两次数据（上升沿和下降沿各传送一次数据），该总线的最大数据传输率（总线带宽）是（）。A.132MB/sB.264MB/sC.528MB/sD.1056MB/s8、已知计算机A的时钟频率为800MHz，假定某程序在计算机A上运行需要12s。现在硬件设计人员想设计计算机B，希望该程序在B上的运行时间能缩短为8s，使用新技术后可使B的时钟频率大幅度提高，但在B上运行该程序所需要的时钟周期数为在A上的1.5倍。那么，机器B的时钟频率至少应为（）能运到所希望的要求。A.800MHzB.1.2GHzC.1.5GHzD.1.8GHz9、程序P在机器M上的执行时间是20s，编译优化后，P执行的指令数减少到原来的70%，而CPl增加到原来的1.2倍，则P在M上的执行时间是（）。A.8.4sB.11.7sC.14sD.16.8s10、某CPU主频为1.03GHz，采用4级指令流水线，每个流水段的执行需要1个时钟周期。假定CPU执行了100条指令，在其执行过程中，没有发生任何流水，线阻塞，此时流水线的吞吐率为（）。A.0.25x109条指令/秒B.0.97x109条指令/秒C.1.0x109条指令/秒D.1.03x109条指令/秒11、组合逻辑控制器和微程序控制器的主要区别在于（）。A.ALU结构不同B.数据通路不同C.CPU寄存器组织不同D.微操作信号发生器的构成方法不同。12、一般来说，变址寻址经常和其他寻址方式混合在起使用，设变址寄存器为X，形式地址为D，某机具有先间址寻址再变址寻址的方式，则这种寻址方式的有效地址为（）。A.EA=D+（IX）B.EA=（D）+（IX）C.EA=（D+（IX））D.EA=D+IX13、假设寄存器R中的数值为200，主存地址为200和300的地址单元中存放的内容分别是300和400，则（）访问到的操作数为200。I.直接寻址200Ⅱ.寄存器间接寻址（R）Ⅲ.存储器间接寻址（200）Ⅳ.寄存器寻址RA.I、IⅣB.Ⅱ、ⅢC.Ⅲ、IVD.只有Ⅳ14、下列有关I/O接口的叙述中，错误的是（）。A.状态端口和控制端口可以合用同一个寄存器B.I/O接口中CPU可访问的寄存器称为I/O端口C.采用独立编址方式时，I/O端口地址和主存地址可能相同D.采用统一编址方式时，CPU不能用访存指令访问I/O端口15、异常是指令执行过程中在处理器内部发生的特殊事件，中断是来自处理器外部的请求事件。下列关于中断或异常情况的叙述中，错误的是（）。A.“访存时缺页”属于中断B.“整数除以0”属于异常C.“DMA传送结束”属于中断D.“存储保护错”属于异常二、填空题16、软磁盘和硬磁盘的_______记录方式基本相同，但在_______和_______上存在较大差别。17、RISC的中文含义是______，CISC的中文含义是______18、直接内存访问（DM）方