基于vhdl的异步串行通信电路设计.docx

编号：时间：2021年x月x日书山有路勤为径，学海无涯苦作舟页码：第页共NUMPAGES9页第PAGE\*MERGEFORMAT9页共NUMPAGES\*MERGEFORMAT9页基于VHDL的异步串行通信电路设计1引言随着电子技术的发展，现场可编程门阵列FPGA和复杂可编程逻辑器件CPLD的出现，使得电子系统的设计者利用与器件相应的电子CAD软件，在实验室里就可以设计自己的专用集成电路ASIC器件。这种可编程ASIC不仅使设计的产品达到小型化、集成化和高可靠性，而且器件具有用户可编程特性，大大缩短了设计周期，减少了设计费用，降低了设计风险。目前数字系统的设计可以直接面向用户需求，根据系统的行为和功能要求，自上至下地逐层完成相应的描述﹑综合﹑优化﹑仿真与验证，直到生成器件，实现电子设计自动化。其中电子设计自动化（EDA）的关键技术之一就是可以用硬件描述语言（HDL）来描述硬件电路。VHDL是用来描述从抽象到具体级别硬件的工业标准语言，它是由美国国防部在80年代开发的HDL,现在已成为IEEE承认的标准硬件描述语言。VHDL支持硬件的设计、验证、综合和测试，以及硬件设计数据的交换、维护、修改和硬件的实现，具有描述能力强、生命周期长、支持大规模设计的分解和已有设计的再利用等优点。利用VHDL这些优点和先进的EDA工具，根据具体的实际要求，我们可以自己来设计串口异步通信电路。广告插播信息维库最新热卖芯片：HYPERLINK"http://www.dzsc.com/icstock/258/EL1501CM.html"\t"_blank"EL1501CMHYPERLINK"http://www.dzsc.com/stock-ic/EL7457CU.html"\t"_blank"EL7457CUHYPERLINK"http://www.dzsc.com/stock-ic/LT1640ALCS8.html"\t"_blank"LT1640ALCS8HYPERLINK"http://www.dzsc.com/icstock/412/LTC1439CG.html"\t"_blank"LTC1439CGHYPERLINK"http://www.dzsc.com/stock-ic/MAX241EEAI.html"\t"_blank"MAX241EEAIHYPERLINK"http://www.dzsc.com/icstock/120/AD9203ARUZ.html"\t"_blank"AD9203ARUZHYPERLINK"http://www.dzsc.com/icstock/568/QMV72DP5.html"\t"_blank"QMV72DP5HYPERLINK"http://www.dzsc.com/icstock/343/IRF7459.html"\t"_blank"IRF7459HYPERLINK"http://www.dzsc.com/icstock/449/MAX706CPA.html"\t"_blank"MAX706CPAHYPERLINK"http://www.dzsc.com/icstock/539/PBL3770A.html"\t"_blank"PBL3770A2串口异步通信的帧格式和波特率2.1串行异步通信的帧格式在串行异步通信中，数据位是以字符为传送单位，数据位的前、后要有起始位、停止位，另外可以在停止位的前面加上一个比特位(bit)的校验位。其帧格式如图1所示。起始位是一个逻辑0，总是加在每一帧的开始，为的是提醒数据接收设备接收数据，在接收数据位过程中又被分离出去。数据位根据串行通信协议，允许传输的字符长度可以为5、6、7或8位。通常数据位为7位或8位，如果要传输非ASCII数据（假如使用扩展字符设置的文本或者二进制数据），数据位格式就需要采用8位。数据位被传输时从一个字符的最低位数据开始，最高位数据在最后。例如字母C在ASCII表中是十进制67，二进制的01000011，那么传输的将是11000010。校验位是为了验证传输的数据是否被正确接收，常见的校验方法是奇、偶校验。另外校验位也可以为0校验或者1校验，即不管数据位中1的个数是多少，校验位始终为0或者1，如果在传输的过程中校验位发生了变化，这就提示出现了某类错误。不过，在传输数据的时候，也可以不用校验位。停止位，为逻辑1，总在每一帧