EDA设计流程及其工具PPT课件.ppt

第2章EDA设计流程及其工具2.1FPGA/CPLD设计流程2.1.1设计输入(原理图／HDL文本编辑)1、设计输入（原理图/HDL文本编辑）2综合综合将前面输入的原理图、HDL语言描述转化为电路实现的门级网表的过程；是从抽象到具体实现的关键步骤；综合的结果不是唯一的；为达到性能要求，往往对综合加以约束。VHDL综合器运行流程①、约束条件：在逻辑综合过程中，为优化输出和工艺映射的需要，一定要有相应的约束条件以实现对设计实体的控制。如：面积、速度、功耗、可测性。②、工艺库：工艺库将提供综合工具所需要的全部半导体工艺信息。即工艺库不仅含有ASIC单元的逻辑功能、单元面积、输入到输出的定时关系、输出的扇出限制和对单元所需的定时检查。③、逻辑综合3步曲：逻辑综合工具将RTL级描述转换为门级描述一般有3步：1）.将RTL描述（VHDL程序）转换为未优化的门级布尔描述（布尔逻辑方程的形式）这一步称为“展平”。2）.执行优化算法，化简布尔方程，这一步称为“优化”。3）.按半导体工艺要求，采用相应的工艺库，把优化的布尔描述映射成实际的逻辑电路（逻辑实现）④.门级映射网表：过程：取出优化后的布尔描述，并利用工艺库中得到的逻辑和定时上的信息去做网表，网表是对用户所描述的面积和速度指标的一种体现形式。工艺库中存有大量的网表，它们的功能相同，但可以在速度和面积之间权衡。3、适配4、行为仿真、功能仿真、时序仿真仿真就是让计算机根据一定的算法和一定的仿真库对EDA设计进行模拟，以验证设计，排除错误。1）行为仿真：此时的仿真只是根据VHDL的语义进行的，与具体电路没有关系。3）时序仿真：接近真实器件运行特性的仿真，仿真文件中已包含了器件硬件特性参数，仿真精度高。5、编程下载将适配后的下载文件，通过通信电缆或专用编程器写至相应目标器件的过程。器件编程需要满足一定的条件，如编程电压、编程时序和编程算法等。普通的EPLD/CPLD器件和一次性编程的FPGA需要专用的编程器完成器件的编程工作。基于SRAM的FPGA可以由EPROM或其它存储体进行配置。在线可编程的PLD器件不需要专门的编程器，只要一根编程下载电缆就可以了。6、硬件测试将含有载入了设计的FPGA或CPLD的硬件系统进行统一测试，以便最终验证设计项目在目标系统上的实际工作情况。实验开发系统九十年代以来，集成电路工艺发展非常迅速，已从亚微米(0.5到1微米)进入到深亚微米(小于0.5微米)，进而进入到超深亚微米(小于0.25微米)。其主要特点：特征尺寸越来越小芯片尺寸越来越大单片上的晶体管数越来越多时钟速度越来越快电源电压越来越低布线层数越来越多I/O引线越来越多年份1997199920012003200620092012最小线宽0.250.180.150.130.100.070.01(μm）DRAM容量256M1G1G~4G4G16G64G256G每片晶体管数112140762005201400（M）芯片尺寸300440385430520620750(平方毫米）频率(兆赫）750120014001600200025003000金属化层层数66-7777-88-99最低供电电压1.8-2.51.5-1.81.2-1.51.2-1.50.9-1.20.6-0.90.5-0.6（v）最大晶圆直径200300300300300450450（mm）1、集成电路发展的方向1）在发展微细加工技术的基础上，开发超高速、超高集成度的电路。2）迅速、全面地利用已达到的或已成熟的工艺技术、设计技术、封装技术、和测试技术等发展各种专用集成电路（ASIC）。2、我国集成电路的发展现状2002年中国信息技术趋势大会上专家指出的IC技术是IT领域热点技术之一；IC是整个电子信息产业乃至国民经济的基础。目前我国的半导体集成电路生产分为三大类：IC设计公司（Fabless，无生产线）国内半导体芯片厂家的主流产品是5至6英寸硅片，大约占总量的三分之二强。随着上海华虹NEC公司8英寸生产线的投产，6至8英寸硅片的需求量将上升。芯片加工厂（Foundry）我国集成电路芯片制造业现己相对集中,主要分布在上海、北京、江苏、浙江等省市。后工序（测试、封装、设备）其中IC设计以人为主，脑力密集型，属高回报产业。3、我国集成电路生产能力方面：93年生产的集成电路为1.78亿块，占世界总产量的0.4%，相当于美国1969年的水平，日本1971年的水平。96年为7.09亿块，而1996年国内集成电路市场总用量为67.8亿块,国内市场占有率仅为10％。99年为23亿块,销售额70多亿元，国内市场占有率不足20％，绝大部分依靠进口。2000年需求量为180亿块，预计可生产32亿块。总之，我国集成电路产业的总体发展水平还很低，与国外相比大约落后15年。但是，目