时序逻辑电路设计.doc

精选资料可修改编辑引言人类社会进步，各种仪器测试设备的以电子设备代替成为趋势，各类测试仪器都希望通过电子设备来实现。电子设备在实现相应参数的测量时，具有简单容易操作，而且数据便于计算机处理等优点。目前科技的飞速进展与集成电路的发展应用，有密不可分的关系。十九世纪工业革命主要以机器节省人力，二十世纪的工业的革命则主要以电脑为人脑分劳。而电脑的发展归于集成电路工业。集成电路是将各种电路器件集成于半导体表面而形成的电路。近年来集成电路几乎成为所有电子产品的心脏。由于集成电路微小化的趋向，使电子产品得以“轻、薄、短、小”。故集成电路工业又称微电子工业。差不多在同时数字计算机的发展提供了应用晶体管的庞大潜在市场。20世纪90年代以后，电子科学和技术取得了飞速的发展，其标志就是电子计算机的普及和大规模集成电路的广泛应用。在这种情况下，传统的关于数字电路的内容也随之起了很大的变化，在数字电路领域EDA工具已经相当成熟，无论是电路内容结构设计还是电路系统设计，以前的手工设计都被计算机辅助设计或自动设计所取代。通过长期的学习微电子专业理论知识，我们应该多动手实践把理论知识与实践相结合，加强对理论知识的把握。本文是十进制同步计数器的设计，对十进制同步计数器的设计进行电路原理图设计以及仿真，版图设计，版图验证。1设计技术要求（1）项目名称：十进制同步计数器的设计（2）使用工艺：2.0um硅栅工艺(tanner)或者1.0um硅栅工艺(cadence)（3）供电电源：5V（4）输入要求：异步清除，CMOS电平（5）进行原理图设计，并完成电路的仿真（6）版图设计，完成LVS一致性检验，生成相应的GDSII文档2设计构思及理论2.1设计思路十进制同步计数器的设计可以细化成下列步骤：建立最简原始状态图。确定触发器级数，进行状态编码。用状态装换卡诺图化简，求状态方程和输出方程。查自启动特性。确定触发类型，求驱动方程。画逻辑图。时序逻辑电路的设计就是根据给出的具体逻辑问题，求出实现其功能的电路，所得到的结果应力求简单。当选用小规模集成电器设计时，电路简单的标准是所用的触发器和门电路的数目最少，而且触发器和门电路的输入端数目也最少。而使用中、大规模集成电路时，电路简单的标准使用的集成电路数目、种类最少。而且互相间的互连线也最少。在进行原理图的设计时应该遵循组合逻辑电路的设计规律和方法，避免出现不必要的错误。组合逻辑电路的设计过程，一般分为如下三步进行：由逻辑问题抽象出真值表由真值表写出逻辑表达式并通过卡诺图进行化简由化简后的逻辑表达式设计出最后的组合逻辑电路图1时序逻辑电路设计过程2.2设计构思的理论依据计数器是利用电子学的方法测出一定时间内输入的脉冲数目将结果以数字显示。计数器的种类也非常繁多，根据计数器中触发器时钟端的连接方式，分为同步计数器和异步计数器；根据计数器方式分为二进制计数器、十进制计数器和任意进制计数器，根据计数器的状态变化规律分为加法计数器、减法计数器和加/减计数器。十进制同步计数器计数从0～9，当输出为9时，在下一个脉冲作用下，进位输出为1，如果预置ABCD大于二进制数1001，在几个CLK作用下也能回到计数状态，即同步十进制计数器具有自启动功能。十进制同步计数器输入输出端口及功能：时钟CLK，当CLK的上升沿到来时，计数器加一；清零端CLRN即复位端，当CLRN为0时，输出、、及置0；预置控制端口LND，当LND为0时，计数器输出值等于预置输入值，当LND为1时，计数器计数从预置数开始；预置输入A、B、C及D，即实现任意进制的必要输入；计数保持输入ENT及ENP，当二者有一个为零时，停止计数，保持计数值；计数器输出、、及；进位端，当计数值到达9时进位输出为一，否则为0。十进制同步计数器功能表如下表所示:计数输出0LLLL1LLLH2LLHL3LLHH4LHLL5LHLH6LHHL7LHHH8HLLL9HLLH表1十进制同步计数功能表3十进制同步计数器的原理图设计及仿真分析3.1电路原理图设计思路及功能分析组合逻辑电路设计就是在给定逻辑功能及要求的条件下，通过多方面的设计方法，得到满足功能要求，而且是最简单的逻辑电路。具体设计的步骤：1.逻辑抽象，就是对设计对象的输出与输入信号之间的因果关系，用逻辑函数的表示方法表示出来，其中真值表是表示逻辑函数的常用方法。2.写逻辑函数表达式，即根据真值表按最小项或最大项规则写出设计电路的标准表达式。3.函数化简，通过公式法和卡诺图法化简得最简逻辑表达式。4.表达式转换，把简化后的逻辑表达式转换为满足设计要求的形式，例如化简为只用非门，或非门，与非门等基本逻辑门的形式以满足设计要求。本次设计根据给定的条件实现十进制同步计数器计数的功能，必需要用到八个D触发器。在设计好的十进制同步计数器计数正常输出端接一个反