微机原理及接口技术基于PROTEUS实现音乐播放器的设计.doc

----word.zl-.........专业..信息科学与技术学院微机原理与接口技术课程设计报告题目名称：基于PROTEUS实现音乐播放器的设计学生：王浩宇关问鼎徐然冉启幸学号:2013508305201350825120135082242013508278专业班级：13电信指导教师：恩博2015年7月9日目录一．课程设计题目1二．课程设计任务及要求1三．总体方案与设计说明13.1每个音符的对应频率13.2设计说明1四．硬件电路设计及描述14.1芯片介绍1五．软件设计流程〔模块流程图〕及描述1六．源程序代码〔要有注释〕1七．课程设计体会1参考文献1一．课程设计题目基于PROTEUS实现音乐播放器的设计二．课程设计任务及要求设计要求：1.实现播放音乐；2.实现多首音乐连续播放和选择播放；3.要求通过PROTUES完成此项功能，并完成PCB电路图。三．总体方案与设计说明3.1每个音符的对应频率表1每个音符的对应频率音符频率/HZ半周期/us音符频率/HZ半周期/us低1DO2621908#4FA#7400676#1DO#2771805中5SO7840638低2RE2941700#5SO#8310602#2RE#3111608中6LA8800568低3M3301516#6LA#9320536低4FA3491433中7SI9880506#4FA#3701350高1DO10460478低5SO3921276#DO#11090451#5SO#4151205高2RE11750426低6LA4401136#2RE#12450402#6LA#4661072高3M13180372低7SI4941012高4FA13970358中1DO5230956#4FA#14800338#1DO#5540903高5SO15680319中2RE5780842#5S0#16610292#2RE#6220804高6LA17600284中3M6590759#6LA#18650268中4FA6980716高7SI197602533.2设计说明该音乐播放器通过用8086中央处理器、74LS373地址锁存电路、74LS138译码电路、定时/计数器8253A来实现功能。8086中央处理器输出地址码A16-A19和数据AD0-AD15，将AD0-AD7输入地址锁存器输出A0-A7，再将A0-A7通过译码器进展译码输出作为8253的片选信号，8253产生不同频率的脉冲来模拟音符，通过时间的长短来模拟音长，从而设计出一个功能完整的音乐播放器。四．硬件电路设计及描述4.1芯片介绍(1)8086中央处理器8086中央处理器是Intel系列的16位微处理器，有16根数据线和20跟地址线。它主要由执行部件EU〔ExecutionUnit〕和总线接口部件BIU〔BusinterfaceUnit〕两局部组成。8086拥有四个16位的通用存放器，也能够当作八个8位存放器来存取，以及四个16位索引存放器(包含了堆栈指标)。资料存放器通常由指令隐含地使用，针对暂存值需要复杂的存放器配置。它提供64K8位元的输出输入(或32K16位元)，以及固定的向量中断。大局部的指令只能够存取一个存位址，所以其中一个操作数必须是一个存放器。运算结果会储存在操作数中的一个。为了能够简单有效地进展对8086操作，故采用最小模式进展工作。要使8086处于最小模式，首先要将MN/MX端置为高电平。(2)74LS373地址锁存电路74LS373为D锁存器，AD0-AD7为输入数据，输出Ao0-Ao7。74LS373的输出端O0~O7可直接与总线相连。当三态允许控制端OE为低电平时，O0-O7为正常逻辑状态，可用来驱动负载或总线。当OE为高电平时，O0-O7呈高阻态，即不驱动总线，也不为总线的负载，但锁存器部的逻辑操作不受影响。当锁存允许端LE为高电平时，O随数据D而变。当LE为低电平时，O被锁存在已建立的数据电平。引出端符号：D0～D7数据输入端OE三态允许控制端〔低电平有效〕LE锁存允许端O0-O7输出端表274LS373真值表DnLEOEOnHHLHLHLLXLLQ0XXH高阻态(3)74LS138译码电路A0-A7通过译码电路输出作为8253的片选信号。其工作原理如下：a.当一个选通端E1为高电平，另两个选通端E2和E3为低电平时，可将地址端〔A0、A1、A2〕的二进制编码在Y0至Y7对应的输出端以低电平译出。比方：A0A1A2=110时，那么Y6输出端输出低电平信号。b.可用在8086的译码电路中，扩展存。在该电路中，除了A2A1其他几位是11110**0的时候才能给CS送一个有效电平，而当A1A2=00,01,10,11之时即为F0H,F2H,F4H,F6H分别对应的是通道0，1，2，3的运行。(4)定时/计数器8