存储器复杂可编程器件和现场可编程门阵列完整PPT.ppt

存储器复杂可编程器件和现场可编程门阵列教学基本要求：概述7.1只读存储器存储器只读存储器，工作时内容只能读出，不能随时写入，所以称为只读存储器。(Read-OnlyMemory)存储矩阵1）ROM（二极管PROM）结构示意图字线与位线的交点都是一个存储单元。交点处有二极管相当存1，无二极管相当存0几个基本概念：7.1.4集成电路ROM7.1.5ROM的读操作与时序图（1）用于存储固定的专用程序CC(A4)用ROM实现二进制码与格雷码相互转换的电路一个存储容量为256*8位的ROM，其地址应为多少位？丛发模式读A2+2中的数据1静态随机存取存储器(SRAM)8K×8位RAM芯片地址输入端1111111111111ADV=0:普通模式读写丛发模式读A2+2中的数据(A3A2A1A0)（3）使输出使能信号有效，经过一定延时后，有效数据出现在数据线上；了解CPLD、FPGA的结构及实现逻辑功能的编程原理。0000000000000每个I/O单元对应一个封装引脚，对I/O单元编程，可将引脚定义为输入、输出和双向功能。7.2随机存取存储器（RAM）I/O单元是CPLD外部封装引脚和内部逻辑间的接口。与SRAM不同,SSRAM的读写操作是在时钟脉冲节拍控制下完成的。（4）让片选信号或输出使能信号无效，经过一定延时后数据线呈高阻态，本次读出结束。2随机存取存储器（RAM）此时，系统中的微处理器在读写SSRAM的同时，可以处理其他任务，从而提高了整个系统的工作速度。存储数据量大——存储容量大字数的扩展可以利用外加译码器控制存储器芯片的片选输入端来实现。丛发模式读A1+1中的数据(DynamicRAM)：动态RAM按存贮单元中器件划分SSRAM是一种高速RAM。ADV=1:丛发模式读写ADV=0:普通模式读写D0D1D2D300000000000011111111111111了解CPLD、FPGA的结构及实现逻辑功能的编程原理。丛发模式读A2+1中的数据SRAM的工作模式（a）3.SRAM的写操作及时序图7.2.2同步静态随机存取存储器（SSRAM）寄存地址线上的地址ADV=0:普通模式读写在由SSRAM构成的计算机系统中，由于在时钟有效沿到来时，地址、数据、控制等信号被锁存到SSRAM内部的寄存器中，因此读写过程的延时等待均在时钟作用下，由SSRAM内部控制完成。此时，系统中的微处理器在读写SSRAM的同时，可以处理其他任务，从而提高了整个系统的工作速度。读操作:X=1=17.2.4存储器容量的扩展32K×8位存储器系统的地址分配表7.3复杂可编程逻辑器件(CPLD)7.3复杂可编程逻辑器件(CPLD)7.3.1CPLD的结构通用的CPLD器件逻辑块的结构可编程内部连线I/O单元是CPLD外部封装引脚和内部逻辑间的接口。每个I/O单元对应一个封装引脚，对I/O单元编程，可将引脚定义为输入、输出和双向功能。感谢观看