预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共51页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

题1.2参照p.2和p.51.9参照p.13-141.11(1)174.66D=10101110.10101000B=0AE.A8H(0AE.A9H/0AE.A8F5C2H)(2).01011B=8EB.58H=2283.34375D(3)F18A6.6H=10100110.0110B=989350.375D1.12解:八位机器数原码、反码、补码、移码+370010010100100101001001011010010125H25H25H0A5H-37101001011101101011011011010110110A5H0DAH0DBH5BH1.13解:补码机器数扩充为16位和32位形式+370025H00000025H-37FFDBHFFFFFFDBH1.14解:46H作为无符号数=70D46H作为补码=+70D46H作为BCD码=46D46H作为ASCII码=‘F’1.19解:英文字母D和dASCII码为44H和64H;回车CR为0DH、换行LF为0AH;数码0、空格SP、空操作NULASCII码分别为30H、20H、00H。2.5题参照p.32逻辑地址形式为段地址:偏移地址物理地址=段地址*16+段内偏移地址1MB空间最多可以提成64K个逻辑段,由于段地址起始必要是16倍数,220/24=216=64K个。物理地址为:(1)0FFFF0H(2)00417H(3)24500H(4)0BC777H2.8已知DS=H,BX=0100H,SI=0002H,存储单元[0H]~[3H]依次存储12H、34H、56H、78H,[21200H]~[21203H]依次存储2AH、4CH、B7H、65H,阐明下列指令执行完后AX寄存器内容以及源操作数寻址方式。(1)movax,1200h答:ax=1200h及时寻址方式(2)movax,bx答:ax=0100h寄存器寻址方式(3)movax,[1200h]答:ax=[21200h]=4C2AH直接寻址方式(4)movax,[bx]答:ax=[0h]=3412H寄存器间接寻址方式(5)movax,[bx+1100h]答:ax=[21200h]=4C2AH相对寻址方式(6)movax,[bx+si]答:ax=[2h]=7856H基址变址寻址方式(7)movax,[bx][si+1100h]答:ax=[21202h]=65B7H相对基址变址寻址方式2.9指出下列指令错误因素:movcx,dl;源操作数长度与目操作数不一致movip,ax;ip指令指针不能人为变化,由转移指令或子程序调用来变化moves,1234h;及时数不能直接送段寄存器moves,ds;段寄存器之间不能直接传递moval,300;源操作数长度超过al寄存器mov[sp],ax;间接寻址可使用bx或bp,堆栈操作应使用专用指令,movax,bx+di;源操作数格式错,应当是[bx+di]mov20h,ah;目操作数不可以是及时数2.13解:运算公式为[v-(x*y+z-540)]/x成果商存储在ax中,余数在dx中。2.16解:求有效地址(1)EA=1256H(2)EA=32F7H2.19解:求首地址为array20个字数组元素之和,成果存储于地址为total字单元中。---------------------------题4.1参见p.14-158088具备20根地址线。在访问内存时使用地址A0~A19,可直接寻址1MB容量内存范畴;在访问外设时使用地址线A0~A15,共能寻址64K个输入输出端口。事实上PC/XT在寻址外设时,只使用地址线A9~A0;若A9=1,阐明它要寻址IO端口位于IO插卡上。4.2参见p.106-107总线操作指是发生在总线上某些特定操作,总线周期指是完毕一次特定总线操作所需时间。对8088而言其典型总线周期由4个T状态构成。PC/XT所采用时钟频率为4.77MHz,每个T状态持续时间为210ns。如果CLK引脚接5MHz时钟信号,那么每个T状态持续时间为200ns。4.4解答:当8088进行读写存储器或I/O接口时,如果存储器或I/O接口无法满足CPU读写时序(来不及提供或读取数据时),需要CPU插入等待状态TW。(在T3前沿检测Ready信号,若无效则插入TW。)详细在读写总线周期T3和T4之间插入TW。4.6参见p.99,p.1108088某些输出线有三种状态:高电平、低电平、悬空(高阻态),称为三态能力。在高阻状态,CPU放弃其了对该引脚控制权,由连接它设备接管。具备三态能力引脚有:AD7~AD0,A15~A8,A19/S6~A16/S3,ALE,IO/M*,WR*,RD*,DEN*,DT/R*。4.11总线周期IO/M*WR*RD*存储器读低高低存储器写低低高I/O读(输入操作)高高低I/O写