预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共11页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

8信号波形合成实验电路摘要:本设计由六个模块构成:方波信号产生模块,正弦信号产生模块(滤波模块),幅度调节模块,波形叠加模块,以及正弦波幅值测量。利用晶振和CD4060产生方波,以提高信号的频率稳定度,采用74LS161构成分频电路得到所需要的信号频率。使用FilterSolution软件设置RC参数实现具有较好截止特性的低通滤波器对方波进行滤波,以得到所需正弦信号,幅度、相位调节后用运算法放大器构成加法电路实现正弦信号的合成,采用减法电路实现三角波。采用MSP430单片机控制TLV1544实现了电压测量功能。关键词:信号合成,滤波,TLC085,MSP430Abstract:Thisdesignconsistsofsixblocks:pulsesignalgeneratedmodule,sinesignalgeneratedmodule(filtermodule),amplitudeadjustmentmodule,waveformmodules,andthesinewaveamplitudemeasurementmodules.UsecrystalsandCD4060producesquare,inordertoimprovethesignalfrequencystability,using74LS161constitutefrequencycircuitreceiverequiredsignalfrequency.UsingthesoftwareconfigurationseparateRCparametershavegoodbythecharacteristicsofwavelettootherlow-passFiltertogetFilterforsinusoidal,amplitude,phaseadjustingmethodofoperationamplifiercomprisebyadditionofsinesignalcircuitimplementation,usingsubtractioncircuitrealizedtriangle.UsingMSP430MCUcontrolTLV1544realizedvoltagemeasurementfunctions.Keywords:signalsynthesis,filtering,TLC085,MSP430目录1.方案设计与论证11.1方波振荡器单元方案设计11.2分频器单元方案设计21.3滤波单元方案设计21.4移相单元方案设计21.5加法器单元设计31.6正弦波幅度测量模块32.电路设计32.1方波振荡电路32.2分频器电路42.3滤波单元电路设计42.4调相单元电路52.5加法器单元电路52.6减法器单元电路52.6正弦波幅度测量模块电路63.系统测试63.1测试仪器63.2测试方法63.3测试数据83.4误差分析94.设计总结95.参考文献91.方案设计与论证分析题目要求可以将电路分成几个模块,振荡电路产生所需要的方波后经分频滤波产生正弦信号,调相将10kHz方波的各次谐波对准并调节它们幅度,利用加法器进行叠加得到一个方波信号。这原理可以利用傅里叶级数分析得到。设计者认为难点在于采用各种频率方波的产生和滤波器设计。根据题目基本要求系统方案如图1所示:方波图1系统组成框图1.1方波振荡器单元方案设计竞赛任务中需要产生10kHz、30kHz和50kHz的正弦波信号,为了方便后续分频设计,设定方波振荡电路输出频率为750kHz,设计过程中我们比较了如下几种方案:方案一:采用比较器在低频范围内(10Hz-10kHz)内,对于固定振荡频率来说,该方法是一种实现简单、效果理想的方波振荡器。而本设计中需要方波振荡电路产生150kHz方波,若采用该方案则会出现后沿失真的矩形波,故本设计不采用该方波振荡电路。方案二:采用NE555集成芯片用NE555集成芯片外接电阻电容产生方波信号,能够满足设计的频率需要,但在大赛期间实际搭建时产生的波形有失真,产生的方波信号易受干扰,信号波形不稳定毛刺较多不利于分频,因此舍弃此方案。方案三:锁相环CD4046CD4046是通用的CMOS锁相环集成电路,具有电源电压范围宽(为3V-18V),输入阻抗高(约100MΩ),动态功耗小的特点。产生的方波信号频率满足设计需要,并且波形理想。故本设计采用该方法实现方波振荡电路。1.2分频器单元方案设计在该部分电路设计时,设计者考虑了几个问题:首先,信号波形要纯净方便,频率成份清楚;其次,就是信号输出的占空比最好是50%,考虑了如下几种方法:方案一:FPGA/CPLD可编程逻辑器件在FPGA/CPLD上使用VHDL进行分频器设计,可以实现任意分频,且信号稳定性好,考虑到与模拟设计大赛主题,没有采