预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共33页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

沈阳工程学院课程设计(论文)20目录摘要IAbstractII第1章引言11.1EDA技术及发展历史1第2章VHDL语言及其应用22.1VHDL的应用2第3章乐曲硬件演奏电路43.1基本要求43.2原理描述43.3乐曲硬件演奏电路的层次化设计方案53.3.1音乐节拍发生器notetabs53.3.2音符译码电路tonetaba模块113.3.3数控分频模块(speakera)设计133.4乐曲硬件演奏电路的顶层设计和仿真16结论19参考文献20致谢21附录22千万不要删除行尾的分节符,此行不会被打印。在目录上点右键“更新域”,然后“更新整个目录”。打印前,不要忘记把上面“Abstract”这一行后加一空行沈阳工程学院课程设计(论文)引言EDA技术及发展历史随着计算机业的发展,从80年代中期计算机应用进入各个领域。在这种背景下,87、88年由美国ACCELTechnologiesInc推出了第一个应用于电子线路设计软件包——TANGO,这个软件包开创了电子设计自动化(EDA)的先河。这个软件包现在看来比较简陋,但在当时给电子线路设计带来了设计方法和方式的革命,人们纷纷开始用计计算机来设计电子线路,直到今天在国内许多科研单位还在使用这个软件包。随着电子业的飞速发展,TANGO日益显示出其不适应时代发展需要的弱点。为了适应科学技术的发展,ProtelTechnology公司以其强大的研发能力推出了ProtelForDos作为TANGO的升级版本,从此Protel这个名字在业内日益响亮。中国科学院EDA中心是中国科学院根据其“面向国家战略需求、面向世界科技前沿”的新时期办院方针,面对中国IC设计产业发展对技术和人才的迫切需求,于2001年11月经中国科学院批准设立的非法人事业机构。是中国科学院全院集成电路设计领域科研与教育的网络化公共平台,是中国科学院该领域对外战略合作的代表机构,面向全国开展技术服务。VHDL语言及其应用20世纪80年代美国国防部开发VeryHighSpeedIntegratedCircuit—VHSIC,用于描述集成电路的结构和功能。此后,硬件描述语言向标准化方向发展,1987年成为IEEEStandard1076,称为VHDL语言。它也是美国国防部标准(MIL-STD-454L)。1993年该标准增修为IEEE1164标准。1996年,再次加入电路合成的标准程序和规格,成为IEEE1076.3标准。VHDL的英文全名是Very-High-SpeedIntegratedCircuitHardwareDescriptionLanguage,诞生于1982年。1987年底,VHDL被IEEE和美国国防部确认为标准硬件描述语言。自IEEE公布了VHDL的标准版本,IEEE-1076(简称87版)之后,各EDA公司相继推出了自己的VHDL设计环境,或宣布自己的设计工具可以和VHDL接口。此后VHDL在电子设计领域得到了广泛的接受,并逐步取代了原有的非标准的硬件描述语言。1993年,IEEE对VHDL进行了修订,从更高的抽象层次和系统描述能力上扩展VHDL的内容,公布了新版本的VHDL,即IEEE标准的1076-1993版本,(简称93版)。现在,VHDL和Verilog作为IEEE的工业标准硬件描述语言,又得到众多EDA公司的支持,在电子工程领域,已成为事实上的通用硬件描述语言。有专家认为,在新的世纪中,VHDL于Verilog语言将承担起大部分的数字系统设计任务。从宏观的角度看,VHDL的语法构成了程序的各组成部分;微观上看VHDL的语法是各种语句的运用细节。本章在VHDL的特性之后,从这两个角度简要介绍VHDL的语法基础。硬件描述语言HDL(HardwareDescriptionLanguage)诞生于1962年。HDL是用形式化的方法描述数字电路和设计数字逻辑系统的语言。主要用于描述离散电子系统的结构和行为。与SDL(SoftwareDescriptionLanguage)相似,经历了从机器码(晶体管和焊接)、汇编(网表)、到高级语言(HDL)的过程。VHDL的应用VHDL主要用于描述数字系统的结构,行为,功能和接口。除了含有许多具有硬件特征的语句外,VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计,或称设计实体(可以是一个元件,一个电路模块或一个系统)分成外部(或称可是部分,及端口)和内部(或称不可视部分),既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后,一旦其内部开发完成后,其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。VHDL是一种标准的硬件电路设计语言,目前已成为广大电路设计人员设计