基于fpga的频率计设计与实现本科毕设论文.doc

唐山学院毕业设计设计题目：基于FPGA的数字频率计设计与实现系别：信息工程系班级：10应用电子技术（1）班姓名：田书婷指导教师：马军爽2013年6月10日基于FPGA的数字频率计设计与实现摘要在电子设计领域，随着计算机技术、大规模集成电路技术、EDA(ElectronicsDesignAutomation)技术的发展和可编程逻辑器件的广泛应用，传统的自下而上的数字电路设计方法、工具、器件已远远落后于当今技术的发展。基于EDA技术和硬件描述语言的自上而下的设计技术正在承担起越来越多的数字系统设计任务。本课题的数字频率计设计，采用自上向下的设计方法。本文首先综述了EDA技术的概况，接着介绍硬件描述语言VHDL，可编程器件FPGA及频率测量的一般原理；然后介绍数字频率计的系统设计，频率计各系统模块的VHDL语言实现，最后利用QUARTUSⅡ集成开发环境进行编辑、综合、波形仿真，并下载到CPLD器件中，经实际电路测试，仿真和实验结果表明，此频率计具有较高的实用性和可靠性。关键字：EDAFPGA数字频率计VHDL语言DesignandImplementationofDigitalFrequencyMeterBasedonFPGAAbstractInthefieldofelectronicdesign,withthedevelopmentofcomputertechnology,LSItechnology,EDA(ElectronicsDesignAutomation)technologyandwideapplicationofprogrammablelogicdevices,thetraditionalbottom-updigitalcircuitdesignmethods,tools,deviceshavefarbehindtoday'stechnology.Thetop-downdesigntechniquesbasedonEDAtechnologyandhardwaredescriptionlanguagearetakingonmoreandmoredigitalsystemdesigntask.Thetopicdigitalfrequencymeterdesignusestop-downdesignapproach.First,thispapersummarizestheoverviewofEDAtechnology,thenitdescribesthehardwaredescriptionlanguagewhichiscalledVHDL,FPGAprogrammabledeviceandthegeneralprinciplesoffrequencymeasurement;thenitintroducesthesystemdesignofdigitalfrequencymeter,andtherealizationoffrequencymetereachsystemmoduleVHDL.FinallyusingQUARTUSⅡintegrateddevelopmentenvironmentedits,synthesizes,andsimulates,anddownloadtotheCPLDdevices,byusingtheactualcircuittesting,simulationandexperimentalresultsshowthatthisfrequencymeterishighavailabilityandreliability.Keywords:EDA;FPGA;digitalfrequencymeter;VHDLlanguage目录1引言12硬件描述语言（HDL）22.1VHDL语言简介22.2利用VHDL语言开发的优缺点33电子设计自动化（EDA）发展概述43.1EDA的简介43.2EDA的发展史43.3基于EDA的FPGA/CPLD开发53.3.1FPGA/CPLD的简介63.3.2用FPGA/CPLD进行开发的优缺点74频率计的测量及方案选择94.1数字频率计工作原理概述94.2测频原理及误差分析104.2.1常用测频方案104.2.2等精度测频原理104.2.3误差分析115数字频率计的系统设计与功能仿真135.1系统的总体设计135.2频率计模块145.2.1测频控制模块145.2.2锁存器模块155.2.3十进制计数器模块165.3显示模块175.3.1显示模块设计175.3.2译码器模块185.3.3四位二进制数与十六位二进制数转换的源程序195.3.4十六位二进制数与四位二进制数转换的源程序195.3.5四位二进制数与段码转换的源程序216整形电路设计226.1555定时器的工作原理226.2