芯片IO缓冲和ESD设计.pdf

芯片I/O缓冲及ESD电路设计摘要：文章详细介绍了基于CMOS勺芯片I/O缓冲电路分类功能电路及版图设计的一些考虑以及芯片引脚的静电保护问题。国广告插播信息维库最新热卖芯片：ST10043QCIRFR024NSMBJ5.0CAXC17S10PD8CICL7612BCPATC35302P24LC128T-I/SNTC551001BFL-85LPQ30RV21UPD485505G-35关键词：I/O;缓冲电路；静电保护；CMOS针对引脚的输入输出缓冲(I/Obuffer)电路设计也可以称为输入输出接口(I/Ointerface)电路设计是一颗完整芯片设计中不可或缺的组成部分但是详细论述其设计规则的文章或者著作在国内却比较鲜见这对初学者或者没有这方面经验的工程师无疑会造成困惑。本文以CMO工艺为例较全面的论述I/O缓冲电路设计中各种考虑可以作为芯片引脚输入输出电路设计的一个参考。根据I/O缓冲电路应用目标的不同可将其分为输入、输出等几类详见表1。表1I/O缓冲电路的分类汀r■；Oil：输入Hnput>就讯芯片轴愉AX和;城向1貫iijjrectio[i：t1)戏ii:二竹检入*k1hj/j能业副能力较强・车陡训入胶人啪沖的外部猶入:模KI(AOHIOR)ftwm确的模拟们号输出缓冲(是个大驱动器他将信号输出芯片)输出缓冲电路的功能要求能够驱动大的片外负载通常为2〜50pF并且提供适当的上升/下降时间。一组连续的大尺寸的缓冲器(buffer)对驱动能力的提高是有益的。大尺寸的管子容易受闩锁效应(latch-up)的影响在版图设计时建议采用保护环(Guardrings)保护以避免闩锁效应如图1-1所示。在图中用P+作为内保护环而N+作为外保护环(Inn-well)。图1-1缓冲器一种常见的输出电路如图1-2所示En是输出电路的使能信号Dout是输出数据MOS管组合的功能如图中所示。当En为低而Dout有效时A、B均为高电平输出丫为低且由外向里看为高阻抗状态如果Dout未定则丫为高阻。需要注意的是最后输出级的管子尺寸要大到能够提供足够的电流源或电流沉并且减少延迟时间。其负面影响是电流变化率（di/dt）变大而使穿过输出点到封装的压焊线上的L（di/dt）噪声增大从而导致较大的片上噪声。NAND图1-2常用的输出缓冲电路在高性能的芯片中如32位的微处理器如果多个I/O输出驱动电路工作状态相似时L（di/dt）噪声可能逐步增强会影响芯片速度。图1-3通过加入一个闸控制信号（ST）并结合时序的控制可以减小L（di/dt）噪声。siv图1-3降低L(di/dt)噪声的电路输入缓冲输入数字信号电平如果和芯片内部需要电平一致就需要升压或者降压电路进行调整。注意这个升压/降压是芯片电压可以提供的电平否则可能需要DC/DC电路来完成。如芯片供电电压为3.3V和1.8V某外部信号供电电平为1.8V而芯片内部使用该信号的供电电平为3.3V就需要降压。电压转换电路如图