本科PLD与数字系统设计第4章.pdf

第4章ISE5.1i开发系统第4章ISE5.1i开发系统4.1设计流程4.2工程管理用户界面4.3VHDL的输入方法4.4基于电路原理图输入的设计方法4.5状态转换图描述状态机4.6硬件描述语言和电路原理图混合输入方式第4章ISE5.1i开发系统4.1设计流程一般采用CPLD或FPGA芯片设计电子系统时从设计输入到将调试后的程序下载到CPLD或FPGA芯片的工作流程如图4-1所示。第4章ISE5.1i开发系统利用ISE5.1i开发系统从设计输入(例如选择VHDL输入)到将调试后的程序下载到CPLD或FPGA芯片的步骤如下：(1)双击ISE5.1i开发系统的项目导航器图标启动开发系统创建一个新的工程项目选择“File”→“NewProject”输入工程项目存放的路径和工程项目文件名。(2)选择器件系列型号、器件型号、封装形式、器件速度和设计流程(例如选择“XSTVHDL”)。第4章ISE5.1i开发系统创建一个新的设计项目选择CPLD或FPGA芯片型号设计输入：可以采用电路原理图、ABEL、Verilog-HDL或VHDL硬件描述语言输入方式综合和功能仿真将设计文件适配到指定的CPLD或FPGA芯片中并且形成CPLD或FPGA芯片的编程数据文件时序仿真通过下载电缆将熔丝图(*.jed)或bit流(*.bit)文件下载到指定的CPLD或FPGA芯片中现场验证图4-1设计流程第4章ISE5.1i开发系统(3)新的工程项目建立后在工程管理窗口下选择“Project”→“NewSource”弹出对话选择框在对话选择框中选择“VHDLModule”定义端口输入/输出信号进入VHDL文本编辑器。(4)完成VHDL程序设计后进行语法(Syntax)检查和综合(Synthesis)。(5)进行仿真操作时需要编写输入信号激励文件可采用VHDL编写仿真测试文件或采用波形编辑测试文件。第4章ISE5.1i开发系统(6)仿真操作。在工程资源管理窗口中选中测试程序再在当前资源管理窗口中选中“SimulateBehavioralVHDLModel”操作选项观察仿真波形。(7)确定芯片管脚与信号的对应关系。在工程管理窗口下选择“Project”→“NewSource”在对话选择框中选择“ImplementationConstraintsFile”操作选项并输入用户约束文件名用户约束文件将出现在工程资源窗口中用鼠标双击用户约束文件进入输入芯片管脚窗口。第4章ISE5.1i开发系统(8)在当前资源管理窗口中用鼠标双击“ImplementDesign”操作选项完成转换、映射、布局布线等功能。(9)将设计程序下载到CPLD或FPGA芯片中。在当前资源管理窗口中用鼠标双击“ConfigureDevice(iMPACT)”操作选项选择下载的方式和下载的文件最后由CPLD或FPGA芯片实现用户设计的逻辑功能。第4章ISE5.1i开发系统4.2工程管理用户界面工程管理的主界面由标题栏(显示当前工程的路径和程序名称)、菜单栏、工具栏、工程资源管理窗口、当前资源管理窗口、硬件描述语言输入窗口、信息显示窗口和状态栏等部分组成如图4-2所示。第4章ISE5.1i开发系统硬件描述语言输入窗口工程资源管理窗口