【电力期刊】基于CPLD与SDRAM的视频信号采集系统设计.pdf

第27卷第9期电力自动化谈备Vol.2No.9硒2007年9月ElectriPoweAutomatioEquipmentSept.2007基于CPLD与SDRAM的视频信号采集系统设计曹新莉’蒋飞2朱哗3(1武汉工程大学电气信息学院湖北武汉430073;2.华中科技大学电气与电子工程学院湖北武汉430074;3.国网武汉高压研究院湖北武汉430074)摘要:设计研制了一种基于ARTDMl内核的3M嵌入式处理器A9M40800的视频信号采集系统可用于监控电气设备现场的工作状况并对其中的同步动态存储器(SDRA)控制部分作了详细的介绍。选用复杂可编程逻辑器件(CPLD)设计了一种通用的SDRAM控制器。使用状态机的设计思想采用Verilog硬件描述语言设计了时序控制程序得到的SDRAM读写信号仿真波形图时序合理、逻裤正确。关键词:SDRAM拉制器;状态机;视频信号;CPLD中图分类号:T948.61T273文献标识lB文章编号1006一6047(2007)09-0100一03基于ARMTDMI内核的3M嵌人式处理器ATSDRAM器件的原理及性能特点9M40800采用2个1M的SDRAM芯片MT48-LC16M8A2TG-7E其SDRAM控制器选用Altera公同步动态存储器(SDRAM)是在现有的标准动司的Stratill系列复杂可编程逻辑器件(CPLD)芯片。态存储器中加人同步控制逻辑(一个状态机)利用视频信号来源于USB接口的摄像头采集。对于较大的一个单一的系统时钟同步所有的地址数据和控制信号。如果有效的使用这个同步接口和SDRAM的视频数据量可以将每帧画面的数据暂存在SDRAM中当主机需要接收视频数据时通过CPMC9328MX1完全管道式的内部结构允许极其高速的数据传输速向SDRAM控制器下命令从而让SDRAM控制器控率。使用SDRAM不但能提高系统性能还能简化制SDRAM进行数据传输。该系统的功能框图如图设计、提供高速的数据传输w1所示。在内部SDRAM器件