PCB EMI设计规范.doc

PCBEMI设计规范(转载)九务冲发表于8/5/20037:07:18PMPCB技术←返回版面1IC的电源处理1.1)保证每个IC的电源PIN都有一个0.1UF的去耦电容对于BGACHIP要求在BGA的四角分别有0.1UF、0.01UF的电容共8个。对走线的电源尤其要注意加滤波电容如VTT等。这不仅对稳定性有影响对EMI也有很大的影响。2时钟线的处理2.1)建议先走时钟线。2.2)频率大于等于66M的时钟线每条过孔数不要超过2个平均不得超过1.5个。2.3)频率小于66M的时钟线每条过孔数不要超过3个平均不得超过2.5个2.4)长度超过12inch的时钟线如果频率大于20M过孔数不得超过2个。2.5)如果时钟线有过孔在过孔的相邻位置在第二层（地层）和第三层（电源层）之间加一个旁路电容、如图2.5-1所示以确保时钟线换层后参考层（相邻层）的高频电流的回路连续。旁路电容所在的电源层必须是过孔穿过的电源层并尽可能地靠近过孔旁路电容与过孔的间距最大不超过300MIL。图2.5-1过孔处的旁路电容2.6)所有时钟线原则上不可以穿岛。下面列举了穿岛的四种情形。2.6.1)跨岛出现在电源岛与电源岛之间。此时时钟线在第四层的背面走线第三层(电源层)有两个电源岛且第四层的走线必须跨过这两个岛如图2.6-1所示。2.6.2)跨岛出现在电源岛与地岛之间。此时时钟线在第四层的背面走线第三层(电源层)的一个电源岛中间有一块地岛且第四层的走线必须跨过这两个岛。如图2.6-2所示。2.6.3)跨岛出现在地岛与地层之间。此时时钟线在第一层走线第二层(地层)的中间有一块地岛且第一层的走线必须跨过地岛相当于地线被中断。如图2.6-3所示。2.6.4)时钟线下面没有铺铜。若条件限制实在做不到不穿岛保证频率大于等于66M的时钟线不穿岛频率小于66M的时钟线若穿岛必须加一个去耦电容形成镜像通路。以图6.1为例在两个电源岛之间并靠近跨岛的时钟线放置一个0.1UF的电容。2.7)当面临两个过孔和一次穿岛的取舍时选一次穿岛。2.8)时钟线要远离I/O一侧板边500MIL以上并且不要和I/O线并行走若实在做不到时钟线与I/O口线间距要大于50MIL。2.9)时钟线走在第四层时时钟线的参考层（电源平面）应尽量为时钟供电的那个电源面上以其他电源面为参考的时钟越少越好另外频率大于等于66M的时钟线参考电源面必须为3.3V电源平面。2.10)时钟线打线时线间距要大于25MIL。2.11)时钟线打线时进去的线和出去的线应该尽量远。尽量避免类似图A和图C所示的打线方式采用类似图B和图D的打线方式若时钟线需换层避免采用图E的打线方式采用图F的打线方式。2.12)时钟线连接BGA等器件时若时钟线换层尽量避免采用图G的走线形式过孔不要在BGA下面走最好采用图H的走线形式。2.13)注意各个时钟信号不要忽略任何一个时钟包括AUDIOCODEC的AC_BITCLK尤其注意的是FS3-FS0虽然说从名称上看不是时钟但实际上跑的是时钟要加以注意。2.14)ClockChip上拉下拉电阻尽量靠近ClockChip。3.I/O口的处理3.1)各I/O口包括PS/2、USB、LPT、COM、SPEAKOUT、GAME分成一块地最左与最右与数字地相连宽度不小于200MIL或三个过孔其他地方不要与数字地相连。3．2）若COM2口是插针式的尽可能靠近I/O地。3．3）I/O电路EMI器件尽量靠近I/OSHIELD。3．4）I/O口处电源层与地层单独划岛且Bottom和TOP层都要铺地不许信号穿岛（信号线直接拉出PORT不在I/OPORT中长距离走线）。图3.1给出了I/O口处理的参考示意图。4.几点说明Ａ．对EMI设计规范设计工程师要严格遵守EMI工程师有检查的权力违背EMI设计规范而导至EMI测试FAIL责任由设计工程师承担。Ｂ．EMI工程师对设计规范负责对严格遵守EMI设计规范但仍然EMI测试FAILEMI工程师有责任给出解决方案并总结到EMI设计规范中来。Ｃ．EMI工程师对每一个外设口的EMI测试负有责任不可漏测。Ｄ．每个设计工程师有对该设计规范作修改的建议权和质疑的权力。EMI工程师有责任回答质疑对工程师的建议通过实验后证实后加入设计规范。Ｅ．EMI工程师有责任降低EMI设计的成本减少磁珠的使用个数。技术文章PCBLayout中的走线策略电路设计www.PCBTech.net2003-5-11中国PCB技术网布线（Layout）是PCB设计工程师最基本的工作技能之一