预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共47页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN108205391A(43)申请公布日2018.06.26(21)申请号201711127862.0(22)申请日2017.11.15(30)优先权数据10-2016-01750412016.12.20KR(71)申请人乐金显示有限公司地址韩国首尔(72)发明人李洪周姜亨远曹荣佑(74)专利代理机构北京三友知识产权代理有限公司11127代理人李辉刘久亮(51)Int.Cl.G06F3/041(2006.01)权利要求书5页说明书21页附图20页(54)发明名称触摸电路、触摸感测装置和触摸感测方法(57)摘要本公开涉及触摸电路、触摸感测装置和触摸感测方法。根据本公开,能够通过对与通过驱动触摸屏面板而获得的信号对应的电荷的量的无意变化进行补偿以便获得其中减小或消除了触摸屏内部或外部产生的寄生电容的影响的感测数据来获得准确的触摸感测结果(存在或不存在触摸和/或触摸位置),由此提高基于电容的触摸感测性能。CN108205391ACN108205391A权利要求书1/5页1.一种触摸电路,该触摸电路包括:前置放大器,该前置放大器具有能与触摸屏面板电连接的反相输入端子、被配置为接收将被供应到所述触摸屏面板的触摸驱动脉冲的输入的非反相输入端子和用于输出信号的输出端子;以及电荷控制电路,该电荷控制电路具有能与所述前置放大器的所述反相输入端子连接的第一端子和被施加电荷控制脉冲的第二端子,其中,当所述触摸电路具有M个或更多个前置放大器时,所述电荷控制电路的所述第一端子是共用端子,所述共用端子能够与所述M个或更多个前置放大器当中的两个或更多个前置放大器的所述反相输入端子共同地连接,M≥2。2.根据权利要求1所述的触摸电路,其中,所述电荷控制电路的数目等于或小于前置放大器的数目。3.根据权利要求1所述的触摸电路,该触摸电路还包括:电荷控制电路,该电荷控制电路包括电荷控制电容器;以及控制开关电路,该控制开关电路被配置为控制在所述电荷控制电容器的第一端子和所述前置放大器的所述反相输入端子之间的电流流动,其中,所述电荷控制电路被配置为通过所述电荷控制电容器的充电或放电来控制输入到所述前置放大器的所述反相输入端子的电荷。4.根据权利要求1所述的触摸电路,其中,所述触摸驱动脉冲在低电平电压和高电平电压之间切换,所述电荷控制脉冲在所述低电平电压和所述高电平电压之间切换,并且所述电荷控制脉冲在所述触摸驱动脉冲的一个低电平电压时间段或一个高电平电压时间段期间经历一次电平改变或者决不经历电平改变。5.根据权利要求1所述的触摸电路,其中,所述触摸驱动脉冲在低电平电压和高电平电压之间切换,所述电荷控制脉冲在所述低电平电压和所述高电平电压之间切换,并且所述电荷控制脉冲在所述触摸驱动脉冲的一个低电平电压时间段或一个高电平电压时间段期间经历两次或更多次电平改变。6.根据权利要求3所述的触摸电路,该触摸电路还包括:积分器,该积分器对从所述前置放大器的所述输出端子输出的输出信号执行积分;以及采样保持电路,该采样保持电路存储所述积分器的输出信号,其中,当所述前置放大器、所述积分器和所述采样保持电路构成一个感测单元时,所述触摸电路包括Q个感测单元,Q≥2。7.根据权利要求6所述的触摸电路,其中,所述电荷控制电容器被所述Q个感测单元共用并且作为单个电荷控制电容器存在。8.根据权利要求6所述的触摸电路,其中,所述Q个感测单元被分组成K个感测单元组,并且所述电荷控制电容器被所述K个感测单元组共用并且作为用于所述K个感测单元组中的每一个的单个电荷控制电容器存在,1≤K≤Q。9.根据权利要求3所述的触摸电路,其中,所述开关电路包括:第一P型晶体管和第一N型晶体管,该第一P型晶体管和该第一N型晶体管与所述前置放大器的所述反相输入端子连接并且交替地导通;2CN108205391A权利要求书2/5页第二P型晶体管,该第二P型晶体管连接所述第一P型晶体管和所述电荷控制电容器的所述第一端子;以及第二N型晶体管,该第二N型晶体管连接所述第一N型晶体管和所述电荷控制电容器的所述第一端子,其中,所述第一P型晶体管的栅节点和所述第二P型晶体管的栅节点彼此连接,并且所述第一N型晶体管的栅节点和所述第二N型晶体管的栅节点彼此连接。10.根据权利要求9所述的触摸电路,其中,所述控制开关电路还包括:第一开关,该第一开关被配置为执行关于是否将连接所述第一N型晶体管和所述第二N型晶体管的点与连接所述第一N型晶体管的栅节点和第二N型晶体管的栅节点的点连接的控制;第二开关,该第二开关被配置为执行关于是否将连接所述第一P型晶体管和所述第二P型晶体管的点与连接所述第一P型晶体管的栅节点和所述第二P型晶体管的栅节点的点连接的控制;第三开关,该第三开关被配置为