预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共26页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN109559669A(43)申请公布日2019.04.02(21)申请号201810662028.X(22)申请日2018.06.25(30)优先权数据10-2017-01239542017.09.26KR(71)申请人乐金显示有限公司地址韩国首尔(72)发明人孔忠植韩弘奎申美姬李世浣(74)专利代理机构北京三友知识产权代理有限公司11127代理人刘久亮(51)Int.Cl.G09G3/20(2006.01)权利要求书2页说明书13页附图10页(54)发明名称选通驱动器和具有该选通驱动器的显示面板(57)摘要选通驱动器和具有该选通驱动器的显示面板。一种显示面板包括:像素,其与选通线连接;以及选通驱动器,其向所述选通线中的至少一个供应选通信号并且包括多个级。每个级包括:上拉晶体管,其响应于Q节点处的电压而将第一时钟信号的导通电压施加到输出端子;下拉晶体管,其响应于QB节点处的电压而将截止电压施加到所述输出端子,所述QB节点在所述输出端子被施加所述截止电压的时段期间保持所述导通电压;以及QB节点控制单元,其响应于第一时钟信号和与所述第一时钟信号反相的第二时钟信号而将所述导通电压施加到所述QB节点。因此,显示面板可包括能够设置、复位和保持QB节点处的电压的选通驱动器。CN109559669ACN109559669A权利要求书1/2页1.一种显示面板,该显示面板包括:像素,所述像素与选通线连接;以及选通驱动器,所述选通驱动器被配置成供应施加到所述选通线中的至少一条的选通信号,并且包括多个级,其中,每一级包括:上拉晶体管,所述上拉晶体管响应于Q节点处的电压而将第一时钟信号的导通电压施加到输出端子;下拉晶体管,所述下拉晶体管响应于QB节点处的电压而将截止电压施加到所述输出端子,所述QB节点在所述输出端子被施加所述截止电压的时段期间保持所述导通电压;以及QB节点控制单元,所述QB节点控制单元响应于第一时钟信号和与所述第一时钟信号反相的第二时钟信号而将所述导通电压施加到所述QB节点。2.根据权利要求1所述的显示面板,其中,每一级还包括:Q节点控制单元,所述Q节点控制单元响应于起始信号或所述第二时钟信号而将所述导通电压施加到所述Q节点。3.根据权利要求2所述的显示面板,其中,所述Q节点包括Q1节点和Q2节点,并且其中,所述Q节点控制单元还包括连接在所述Q1节点与所述Q2节点之间的Q节点稳定单元。4.根据权利要求2所述的显示面板,其中,所述Q节点控制单元响应于所述QB节点处的电压而将选通高电压施加到所述Q节点。5.根据权利要求1所述的显示面板,其中,所述导通电压是选通低电压,所述截止电压是选通高电压。6.根据权利要求5所述的显示面板,其中,每一级还包括连接在所述QB节点与所述选通高电压的输入端子之间的电容器。7.根据权利要求1所述的显示面板,其中,所述QB节点控制单元包括第一电容器,所述第一电容器具有被施加所述第二时钟信号的第一电极和连接到与所述第二时钟信号耦合的QP节点的第二电极。8.根据权利要求7所述的显示面板,其中,所述QB节点控制单元还包括用于控制所述QP节点的QP节点控制单元。9.根据权利要求8所述的显示面板,其中,所述QP节点控制单元包括各自具有与所述QP节点连接的电极的第一晶体管和第二晶体管。10.一种选通驱动器,所述选通驱动器包括:QB节点控制单元,所述QB节点控制单元对作为下拉晶体管的栅节点的QB节点进行控制,其中,所述QB节点控制单元包括:第一晶体管和第二晶体管,所述第一晶体管和所述第二晶体管各自具有与QP节点连接以用于控制所述QP节点的电极;第三晶体管,所述第三晶体管将选通高电压施加到所述QB节点;以及第四晶体管,所述第四晶体管具有与所述QP节点连接以将选通低电压施加到所述QB节点的栅极。2CN109559669A权利要求书2/2页11.根据权利要求10所述的选通驱动器,其中,所述QB节点控制单元包括连接在所述QP节点与输入第二时钟信号的输入端子之间的第一电容器。12.根据权利要求10所述的选通驱动器,其中,所述QB节点控制单元包括连接在所述QB节点与被施加选通高电压的输入端子之间的第二电容器。13.根据权利要求10所述的选通驱动器,其中,所述第一晶体管由起始信号来控制,其中,所述第二晶体管由第一时钟信号来控制,并且其中,所述第一晶体管和所述第二晶体管中的每一个的电极与被施加选通高电压的输入端子连接。14.根据权利要求13所述的选通驱动器,其中,所述第三晶体管由所述起始信号控制。15.根据权利要求10所述的选通驱动器,所述选通驱动器还包括:上拉晶体管,其中,所述第一晶体管由施加到所述上拉晶体管的栅极的电压控制,其中,所述第二晶体管由第一时钟信号控制