一种VCSEL芯片导电金层的制备方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115313149A(43)申请公布日2022.11.08(21)申请号202211062915.6(22)申请日2022.09.01(71)申请人威科赛乐微电子股份有限公司地址404000重庆市万州区万州经开区高峰园檬子中路2号(72)发明人平登宏张先东陈丽祥王刚(74)专利代理机构广州市华学知识产权代理有限公司44245专利代理师黄宗波(51)Int.Cl.H01S5/042(2006.01)H01S5/183(2006.01)权利要求书1页说明书3页附图2页(54)发明名称一种VCSEL芯片导电金层的制备方法(57)摘要本发明公开了一种VCSEL芯片导电金层的制备方法，涉及半导体制备技术领域。具体包括以下步骤：S1：取待处理晶圆，在待处理晶圆的表面旋涂上光刻胶，曝光、显影；S2：利用磁控溅射工艺，对S1步骤制备得到的晶圆表面进行溅射形成种子层；S3：除去出光区域和切割区域表面的光刻胶；S4：对经过S3步骤处理的晶圆表面重新旋涂上光刻胶，曝光、显影；S5：利用电镀工艺，对经过S4步骤处理的晶圆表面进行镀金，形成导电金层；S6：对经过S5步骤处理的晶圆除去出光区域和切割区域表面的光刻胶，进入下一工序。本发明公开了一种VCSEL芯片导电金层的制备方法，和传统工艺相比，省去了种子层刻蚀步骤，不仅能够有效改善导电金层的外观，同时能够有效减少电镀材料成本。CN115313149ACN115313149A权利要求书1/1页1.一种VCSEL芯片导电金层的制备方法，其特征在于，具体包括以下步骤：S1：取待处理晶圆，在待处理晶圆的表面旋涂上LOR层和光刻胶层，曝光、显影后，光刻胶覆盖待处理晶圆的出光区域和切割区域，裸露出发光孔金属互联区域和电极区域；S2：利用磁控溅射工艺，对S1步骤制备得到的晶圆表面进行溅射形成种子层；S3：除去出光区域和切割区域表面的LOR和光刻胶；S4：对经过S3步骤处理的晶圆表面重新旋涂上LOR和光刻胶，曝光、显影后，光刻胶覆盖待处理晶圆的出光区域和切割区域，裸露出发光孔金属互联区域和电极区；S5：利用电镀工艺，对经过S4步骤处理的晶圆表面进行镀金，形成导电金层；S6：对经过S5步骤处理的晶圆除去出光区域和切割区域表面的LOR和光刻胶，进入下一工序。2.根据权利要求1所述的一种VCSEL芯片导电金层的制备方法，其特征在于，所述待处理晶圆是经过光刻、沉积、刻蚀和氧化处理的晶圆。3.根据权利要求1所述的一种VCSEL芯片导电金层的制备方法，其特征在于，所述种子层为金薄膜层，所述种子层的厚度为200nm。4.根据权利要求3所述的一种VCSEL芯片导电金层的制备方法，其特征在于，所述导电金层的厚度为3μm。5.根据权利要求4所述的一种VCSEL芯片导电金层的制备方法，其特征在于，所述S3和S6步骤，均是采用金属剥离机，使用N‑甲基吡咯烷酮溶液对晶圆进行浸泡，至出光区域和切割区域表面的LOR和光刻胶溶解、脱落。6.根据权利要求4所述的一种VCSEL芯片导电金层的制备方法，其特征在于，所述N‑甲基吡咯烷酮溶液的质量浓度为70‑90％。2CN115313149A说明书1/3页一种VCSEL芯片导电金层的制备方法技术领域[0001]本发明涉及半导体制备技术领域，尤其涉及一种VCSEL芯片导电金层的制备方法。背景技术[0002]金属金是最早使用电源进行镀覆的金属镀层之一，由于具有电导率高、热导率高、化学性质稳定性好和耐腐蚀性好等优点，在半导体、集成电路、电子元器件产品等方面具有重要的应用价值。[0003]金常作为薄膜器件和半导体器件的导电层材料，用以完成电信号的传输。导电金层图形化通常可以通过蚀刻技术来实现，蚀刻技术包括湿法刻蚀和干法刻蚀。现有的两种刻蚀方法虽然可以实现导电金层图形化，但是由于制备过程中，在导电金层形成后，还需要使用蚀刻液进行刻蚀，导致经过金属刻蚀(种子层刻蚀)后芯片剩余导电金层存在金层外观形貌严重不规则，粗糙度大，不仅极大的影响VCSEL芯片外观形貌及辨识度，同时导致同一片晶圆内各管芯性质不均匀一致，不利于市场化的应用推广及认可度。发明内容[0004]针对上述问题，本发明的目的在于公开一种VCSEL芯片导电金层的制备方法，和传统工艺相比，省去了种子层刻蚀步骤，不仅能够有效改善导电金层的外观，同时能够有效减少电镀材料成本。[0005]具体的，本发明的一种VCSEL芯片导电金层的制备方法，具体包括以下步骤：[0006]S1：取待处理晶圆，在待处理晶圆的表面旋涂上LOR层和光刻胶层，曝光、显影后，光刻胶覆盖待处理晶圆的出光区域和切割区域，裸露出发光孔金属互联区域和电极区域；[0007]S2：利用磁控溅射工艺，对S1步骤制备得到的晶圆表面进行溅射形成种子层；[