预览加载中,请您耐心等待几秒...
1/6
2/6
3/6
4/6
5/6
6/6

在线预览结束,喜欢就下载吧,查找使用更方便

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

频率合成器在感应通信中的应用摘要:随着科技的不断发展感应通信系统发展迅速在目前的感应通信系统应用中由于使用的工作频率与控制信号不一样因此不可以互相交换使用给维修和相应产品配套带来极大的不便。文章主要简述了频率合成器在感应通信系统中的应用并将DDS与PLL两种频率作了相应的比较。关键词:感应通信;线电设备;频率合成器;DDS频率中图分类号:TN742文献标识码:A文章编号:1009-2374(2013)12-0057-02跳频通信本身具有抗干扰和抗截获的性能并通过频率达到资源共享的作用因此被广泛应用于抗干扰的通信系统中。它的重要参数就是频率本身的转变速度决定了通信系统抗干扰的能力特别是在电子对抗中显得尤为重要。因此跳频通信系统的关键就在于快速跳频频率合成器的设计。随着科技的不断发展频率合成器也在不断发展从以前传统的直接模拟合成器到锁相环频率合成器再发展到今天的直接数字频率合成器频率合成器已经得到了前所未有的发展满足了社会各个领域上对频率快速转变的需求。1频率合成器的概述频率合成器是一种利用高稳定度晶体振荡器产生一系列频率的信号的设备。是近代通信系统中无可或缺的部分也是移动通信设备中的重要组成部分。频率合成器的发展可以划分为三个发展阶段:1.1直接模拟合成器DAS(DirectAnalogSin-thesis)最早的频率合成器是直接合成的。也就是利用棍频、分频、倍频以及带通滤波器直接将一组标准晶体振荡器所产生的各种频率经过开关进行频率的相互混合得到所需频率的合成器。主要运用在20世纪50年代现在基本已经完全淘汰了。主要缺点是:随着转换的晶体数量越来越多它的体积就越来越大经济性差维修也变得困难等。1.2锁相环频率合成器PLL(PhaseLockedLoop)PLL以一个晶体振荡器作为参考频率源利用锁相环的频率跟踪特性由VCO产生一系列与晶体振荡器一样频率稳定的频率信号是一种间接的合成方式现代高频电台经常使用到的频率产生方式主要运用在20世纪六七十年代。主要缺点是:体积大、内部结构复杂、调制失真大、无法兼顾接收机的振动频率以及载波频率有波动等。1.3直接数字频率合成器DDS(DirectDigitalSynthesizer)DDS是最近几年才发展起来的频率合成方法也是目前最先进的一种频率合成方法。它的发展立足于集成电路它具有系统化和大规模化的特征。当今时代频率合成的方式多种多样其中最常见的一种方式是:可以通过计算机技术以及速度最快的A/D所产生的频率信号以此方式奠定了频率合成器的发展方向。在20世纪70年代初期DDS频率合成器的工作原理已经问世但是因为当时半导体器件的发展水平正处于初级阶段即使在科学家技术作为第一生产力的经济时代实用芯片的发展水平已经越来越国际化但是它的发展水平也是没有突破100的频率阶段。所以直接数字频率合成器不能直接应用于移动通信设备中。当今的DDS技术是应用在仪器仪表中标准信号与PLL方式相结合应用的。2DDS频率合成器的基本原理2.1基本原理直接数字频率合成主要是通过数字化技术控制和位的变化所产生的各种频率信号。它主要是由波形存储器、相位累加器以及A/D转换器组成的。参考时钟fr是由晶体振荡器所产生并通过它来将合成器的各个部件进行同步。而相位累加器则是由N位加法器和N位相位存器共同组成与简单的加法器相符。每个时钟脉冲加法器把频率控制字K与相位寄存器输出的累加相位数据相加最终把相加后所得的结果送到相位累加器的输入端。这时相位寄存器则把加法器推上一个时钟将新相位数据再反馈至加法器的数据输入端使加法器可以在一个时钟并在其作用下把相位数据和频率控制字相加起来。同时相位累加器也会在参考时钟作用下完成线性相位的累加直到相位累加器加满产生次溢出就完成了一个周期也就是合成信号的周期而累加器所溢出的频率就是DDS的合成信号频率。2.2性能特点DDS在频率转换时间、相对带宽、正交输出、集成化以及高分辨率等性能指标上遥遥领先于直接模拟合成器与锁相环频率合成器的性能为系统提供了最为稳定快捷的模拟信号源。(1)输出的频率比带宽输出的频率要宽理论上输出频率带宽是50%fr。(2)频率转换的时间较短频率转换的时间就是频率控制字所需要传输的时间相当于时钟周期的时间。而且时钟频率越高则频率转换的时间就越短。(3)频率的分辨率非常高如果时钟fr的频率保持不变那么DDS频率的分辨率就主要是经过相位累加器的位数N来决定。想要任意小的频率分辨率可以增加相位累加器的位数N。(4)相位变化连续。(5)输出波形的灵活性。3PLL与