一种存储器芯片位线失效分析方法.pdf

(19)中华人民共和国国家知识产权局*CN102254844A*(12)发明专利申请(10)申请公布号CN102254844A(43)申请公布日2011.11.23(21)申请号201010181322.2(22)申请日2010.05.21(71)申请人武汉新芯集成电路制造有限公司地址430205湖北省武汉市东湖技术开发区高新四路18号申请人中芯国际集成电路制造(上海)有限公司(72)发明人刘海君赖李龙高慧敏陈宏领(74)专利代理机构上海思微知识产权代理事务所(普通合伙)31237代理人屈蘅李时云(51)Int.Cl.H01L21/66(2006.01)权利要求书1页说明书4页附图7页(54)发明名称一种存储器芯片位线失效分析方法(57)摘要本发明提供一种存储器芯片位线失效分析方法，包括以下步骤：通过机械研磨去除待分析芯片的互连金属层和位线层的大部分；通过机械研磨去除待分析芯片的衬底的大部分；通过湿法刻蚀完全去除待分析芯片的残存的衬底；通过干法刻蚀去除待分析芯片位线接触窗底部的介质层的大部分，保留一薄层的介质层；对待分析芯片的位线接触窗的顶部进行检测，确定位线失效的具体位置。本发明方法可使待分析芯片充分减薄，可直接通过电子显微镜进行观测确定其位线短路失效的具体位置，大大提高了工作效率，节省了时间成本。CN102548ACCNN110225484402254850A权利要求书1/1页1.一种存储器芯片位线失效分析方法，所述存储器芯片包括衬底、所述衬底之上形成的介质层、所述介质层内形成的位线接触窗和位线以及所述位线之上形成的互连金属层，包括以下步骤：通过机械研磨去除存储器芯片的互连金属层和位线层的大部分；通过机械研磨去除存储器芯片的衬底的大部分；通过湿法刻蚀去除存储器芯片的残存的衬底；通过干法刻蚀去除存储器芯片位线接触窗底部的介质层的大部分，形成检测样片，对所述检测样片进行观测，确定位线失效的具体位置；其中，所述检测样片包含需进行失效分析的位线区域。2.如权利要求1所述的存储器芯片位线失效分析方法，其特征在于，还包括通过电测试确定所述需进行失效分析的位线区域的步骤。3.如权利要求1所述的存储器芯片位线失效分析方法，其特征在于，所述干法刻蚀后保留的部分介质层的厚度为100-200nm。4.如权利要求3所述的存储器芯片位线失效分析方法，其特征在于，所述干法刻蚀采取反应离子刻蚀，刻蚀时间为8-12分钟。5.如权利要求1所述的存储器芯片位线失效分析方法，其特征在于，所述通过湿法刻蚀去除存储器芯片残存衬底的步骤包括：将存储器芯片放入80℃～120℃酸性溶液中15-25分钟，直至其残存的衬底被完全去除。6.如权利要求1所述的存储器芯片位线失效分析方法，其特征在于，采用透射电子显微镜对所述检测样片进行观测。7.如权利要求6所述的存储器芯片位线失效分析方法，其特征在于，所述存储器芯片位线失效分析方法的步骤还包括：对存储器芯片的衬底进行机械研磨之前，将铜环粘在经机械研磨后的位线层上，使铜环的中心区域对应于存储器芯片上所述需进行失效分析的位线区域。8.如权利要求7所述的存储器芯片位线失效分析方法，其特征在于，所述存储器芯片位线失效分析方法的步骤还包括：对存储器芯片的衬底进行机械研磨之前，将玻璃板粘于所述铜环之上，再将T型研磨夹具粘于所述玻璃板之上；完成对存储器芯片衬底的机械研磨之后，将存储器芯片上的玻璃板及T型研磨夹具去除。9.如权利要求7所述的存储器芯片位线失效分析方法，其特征在于，所述存储器芯片位线失效分析方法的步骤还包括：完成所述干法刻蚀后，去除存储器芯片在所述铜环以外的部分，形成检测样片，对铜环以内的所述检测样片进行观测。2CCNN110225484402254850A说明书1/4页一种存储器芯片位线失效分析方法技术领域[0001]本发明涉及半导体失效分析领域，特别涉及一种存储器芯片位线失效分析方法。背景技术[0002]对于半导体器件的大规模生产，通过对设计和制造后的半导体器件进行失效分析是提高产率、改善工艺技术可靠性和稳定性的重要手段。[0003]对半导体存储器件而言，位线间的短路是一种常见的失效情况，位线的短路将使两条位线上的所有存储单元失去作用，使得存储芯片的存储容量降低，因此，针对半导体存储器件的位线失效分析是非常重要的。图1a和图1b，分别为位线存在短路的存储器芯片横截面结构简化示意图及其局部放大图。如图1a和图1b所示，存储器芯片的位线失效通常是由于位于位线4之下的位线接触窗3的顶部存在短路6引起。请同时参看图2，图2为进行失效分析的存储器芯片的俯视结构示意图，如图2所示，现有技术中，为了准确找出位线上的失效点，首先通过电测试(chipprobingtest)测量每两条位线之间的电压是否超过阈值，从而找出短路位线的位置。为了说明方