一种金属互连方法.pdf

(19)中华人民共和国国家知识产权局*CN102446812A*(12)发明专利申请(10)申请公布号CN102446812A(43)申请公布日2012.05.09(21)申请号201010507012.5(22)申请日2010.10.14(71)申请人中芯国际集成电路制造（上海）有限公司地址201203上海市浦东新区张江路18号(72)发明人尹晓明王新鹏(74)专利代理机构北京德琦知识产权代理有限公司11018代理人牛峥王丽琴(51)Int.Cl.H01L21/768(2006.01)权利要求书1页说明书6页附图11页(54)发明名称一种金属互连方法(57)摘要本发明提供了一种金属互连方法，在具有第一金属层的第一层间介质上依次沉积氮化硅和第二层间介质后，以所述氮化硅为刻蚀停止层，在所述第二层间介质中第一刻蚀形成通孔，该方法包括，在所述通孔中和所述第二层间介质上涂覆底部抗反射涂层和沉积低温氧化硅层；以光刻后形成的第二光刻图案为掩膜依次第二刻蚀低温氧化硅层和第二层间介质，在第二层间介质中形成沟槽的同时在通孔侧壁上形成聚合物侧墙，第三刻蚀去除所述聚合物侧墙，避免后续灰化去除光刻图案以及过刻蚀去除残留的氮化硅层过程中聚合物侧墙掉落在第一金属层表面，进而在后续填充金属铜步骤后，保证通孔中的金属铜与第一金属层的界面之间的良好接触，降低开路造成的半导体器件失效率。CN102468ACCNN110244681202446834A权利要求书1/1页1.一种金属互连方法，在具有第一金属层的第一层间介质上依次沉积氮化硅和第二层间介质后，以所述氮化硅为刻蚀停止层，在所述第二层间介质中第一刻蚀形成通孔，其特征在于，该方法还包括：在所述通孔中和所述第二层间介质上涂覆底部抗反射涂层；在所述底部抗反射涂层上沉积低温氧化硅层；光刻后在所述低温氧化硅层上形成的第二光刻图案，以所述第二光刻图案为掩膜依次第二刻蚀所述低温氧化硅层、所述底部抗反射涂层和所述第二层间介质，在所述第二层间介质中形成沟槽，在所述沟槽下方的通孔侧壁上形成聚合物侧墙；第三刻蚀去除所述聚合物侧墙；灰化去除所述光刻图案和残留在所述通孔中的抗反射涂层；过刻蚀去除残留的氮化硅层，露出所述第一金属层；在所述通孔和所述沟槽中填充金属铜后，化学机械研磨所述金属铜形成金属线路。2.根据权利要求1所述的方法，其特征在于，所述第三刻蚀是等离子刻蚀或反应离子刻蚀的干法刻蚀。3.根据权利要求1所述的方法，其特征在于，所述第三刻蚀的刻蚀气体是二氧化碳。4.根据权利要求3所述的方法，其特征在于，所述第三刻蚀的辅助气体是四氟甲烷。5.根据权利要求1所述的方法，其特征在于，所述第三刻蚀的激励电场频率范围是13～200兆赫兹，同时所述第三刻蚀的偏压功率范围是100～800瓦特。2CCNN110244681202446834A说明书1/6页一种金属互连方法技术领域[0001]本发明涉及一种半导体制造方法，特别涉及一种金属互连方法。背景技术[0002]随着半导体制造工艺的进步，半导体芯片的面积越来越小，同时，同一半导体芯片上集成的半导体器件的尺寸越来越小，数量越来越多。半导体器件通过金属互连形成半导体电路，实现所述半导体器件之间的信号传输。金属互连是由高密度的金属线路和金属线路之间的层间介质共同组成。金属互连的电阻电容延迟现象(ResistanceCapacitanceDelay，RCDelay)使得半导体电路的信号传输速率下降，从而降低了半导体器件的工作速度。[0003]半导体电路的信号传输速率取决于金属互连的寄生电阻(ParasiticResistance，R)与寄生电容(ParasiticCapacitance，C)两者乘积。其中，寄生电阻问题在于金属铝作为金属线路的电阻大，因此必须使用低电阻、高传导率的材料作为金属线路。现有技术中，普遍采用金属铜取代金属铝作为金属线路，因为金属铜比金属铝有更高的传导性、更低的电阻，可以解决寄生电阻问题。[0004]寄生电容与层间介质的介电系数k成正比，当k越小，寄生电容就越小。因此必须使用低介电系数的材料作为金属间的层间介质，以降低金属线路之间电流的互相干扰，进而提升半导体电路的信号传输速度和半导体器件的工作速度。[0005]低介电系数的材料作为层间介质(Inter-LayerDielectric，ILD)称为low-k层间介质。过去一直作为层间介质的二氧化硅(SiO2)，其介电系数约为3.9～4.5间，然而随着半导体工艺的不断进步，二氧化硅逐渐接近应用的极限。为了降低半导体器件相互间的信号干扰，开始用low-kILD取代传统二氧化硅的层间介质，通常采用在二氧化硅中掺杂碳原子的方法，增大二氧化碳原子间的空隙，使二氧化硅晶格结构变得疏松，降低其介电系数，成为low-kILD。[0006]下面