预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共15页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号(10)申请公布号CN104616980A(43)申请公布日(43)申请公布日2015.05.13(21)申请号201310542003.3(22)申请日2013.11.05(71)申请人中芯国际集成电路制造(上海)有限公司地址201203上海市浦东新区张江路18号(72)发明人韩秋华(74)专利代理机构北京集佳知识产权代理有限公司11227代理人骆苏华(51)Int.Cl.H01L21/28(2006.01)权利要求书1页说明书6页附图7页(54)发明名称金属栅极的形成方法(57)摘要一种金属栅极的形成方法,包括:在半导体衬底上形成第一伪栅极、第二伪栅极和层间介质层;在所述层间介质层、第一伪栅极和第二伪栅极上形成金属氮化物材料层;对所述金属氮化物材料层的表面进行氧化直至形成氧化物层;在所述第二伪栅极上方的所述氧化物层上形成光刻胶层;以所述光刻胶层为掩模去除所述第一伪栅极形成第一沟槽;去除所述光刻胶层和剩余的所述氧化物层;在所述第一沟槽内形成第一金属栅极。所述方法解决了金属栅极形成过程中光刻胶层残留的问题,防止光刻胶残留物对后续的金属沉积设备造成污染和破坏。CN104616980ACN104616980A权利要求书1/1页1.一种金属栅极的形成方法,其特征在于,包括:提供半导体衬底;在所述半导体衬底上形成第一伪栅极和第二伪栅极;在所述半导体衬底上形成层间介质层,且所述层间介质层表面与所述第一伪栅极和所述第二伪栅极顶部齐平;在所述层间介质层、第一伪栅极和第二伪栅极上形成金属氮化物材料层;对所述金属氮化物材料层的表面进行氧化直至形成氧化物层;在所述第二伪栅极上方的所述氧化物层上形成光刻胶层;以所述光刻胶层为掩模去除所述第一伪栅极形成第一沟槽;去除所述光刻胶层和剩余的所述氧化物层;在所述第一沟槽内形成第一金属栅极。2.如权利要求1所述的金属栅极的形成方法,其特征在于,所述金属氮化物层的材料包括氮化钛和氮化钽的至少其中之一。3.如权利要求1所述的金属栅极的形成方法,其特征在于,采用远程等离子体工艺对所述金属氮化物材料层的表面进行氧化,所述远程等离子体工艺所采用的O2流量范围为50sccm~2000sccm,所述远程等离子体工艺所采用的温度范围为50℃~300℃,功率范围为100W~3000W。4.如权利要求2所述的金属栅极的形成方法,其特征在于,所述金属氮化物材料层的厚度范围为所述氧化物层的厚度范围为5.如权利要求1所述的金属栅极的形成方法,其特征在于,所述光刻胶层的厚度范围为6.如权利要求1所述的金属栅极的形成方法,其特征在于,采用还原性灰化工艺和湿法刻蚀工艺去除所述光刻胶层和剩余的所述氧化物层。7.如权利要求6所述的金属栅极的形成方法,其特征在于,所述还原性灰化工艺所采用的气体为氮气和氢气的至少其中之一,所述湿法刻蚀所采用的溶液为稀盐酸溶液。8.如权利要求1所述的金属栅极的形成方法,其特征在于,采用氢气的等离子体,或者采用溴化氢和氧气的混合等离子体,去除所述第一伪栅极。9.如权利要求1所述的金属栅极的形成方法,其特征在于,在形成所述第一金属栅极之后,所述方法还包括:对所述金属氮化物层进行平坦化直至去除所述金属氮化物层且暴露所述第二伪栅极上表面;去除所述第二伪栅极形成第二沟槽;在所述第二沟槽的底部和侧壁形成第二功函数金属层,并用第二金属填充满所述第二沟槽形成第二金属栅极。10.如权利要求1所述的金属栅极的形成方法,其特征在于,所述第一伪栅极为PMOS晶体管的伪栅极且所述第二伪栅极为NMOS晶体管的伪栅极,或者所述第一伪栅极为NMOS晶体管的伪栅极且所述第二伪栅极为PMOS晶体管的伪栅极。2CN104616980A说明书1/6页金属栅极的形成方法技术领域[0001]本发明涉及半导体制造领域,尤其是涉及一种金属栅极的形成方法。背景技术[0002]集成电路尤其是超大规模集成电路中的主要器件是金属-氧化物-半导体(metaloxidesemiconductor,MOS)场效应晶体管,简称MOS晶体管。自从MOS晶体管被发明以来,其几何尺寸一直在不断缩小。在此情况下,各种实际的和基本的限制和技术挑战开始出现,器件尺寸的进一步缩小正变得越来越困难。[0003]在MOS晶体管器件和电路制备中,最具挑战性的是互补型金属-氧化物-半导体(ComplementaryMetal-Oxide-Semiconductor,CMOS)晶体管器件在缩小的过程中,由于二氧化硅(或氮氧化硅)构成的栅氧化层厚度减小带来的较高的栅极漏电流。为此,现已提出的解决方案是,采用金属栅极和高介电常数(K)栅介质层替代传统的重掺杂多晶硅栅极和二氧化硅(或氮氧化硅)栅介质层。[0004]请参考图1至图3,图1