半导体器件收缩尺寸的封装结构及方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号(10)申请公布号CN104637825A(43)申请公布日(43)申请公布日2015.05.20(21)申请号201310567418.6(22)申请日2013.11.14(71)申请人中芯国际集成电路制造（上海）有限公司地址201203上海市浦东新区张江路18号(72)发明人仇峰刘丽丽史航刘孟彬(74)专利代理机构上海思微知识产权代理事务所(普通合伙)31237代理人屈蘅李时云(51)Int.Cl.H01L21/60(2006.01)H01L23/522(2006.01)权利要求书2页说明书5页附图3页(54)发明名称半导体器件收缩尺寸的封装结构及方法(57)摘要本发明提供一种半导体器件收缩尺寸的封装结构及方法，封装方法为：提供一用于制作第一产品的半导体基底，在半导体基底上制作按照第一产品的尺寸收缩的第二产品，第二产品具有位于顶部的第一顶层金属层；淀积一介质层并开孔；在开孔内形成第一焊盘，并在第一焊盘以及介质层的表面上形成第二顶层金属层，采用光刻工艺保留用于连接第二产品的第一焊盘到第一产品的第二焊盘之间区域的第二顶层金属层；覆盖一绝缘层，在对应于绝缘层中制作第二焊盘；对准第二焊盘采用第一产品的晶圆级封装测试工艺，对上述结构进行封装测试，使尺寸收缩后的产品完全采用原有的工艺进行封装，节省了封装调试的时间，并缩短了产品开发周期。CN104637825ACN104637825A权利要求书1/2页1.一种半导体器件收缩尺寸的封装方法，其特征在于，包括如下步骤：提供一用于制作第一产品的半导体基底，在所述半导体基底上制作按照所述第一产品的尺寸进行收缩的第二产品，所述第二产品具有位于顶部的第一顶层金属层；在所述第二产品上淀积一介质层，并在位于所述第一顶层金属层上的介质层中打开一第一孔；淀积金属，在所述第一孔内填充满金属以形成一第一焊盘，并在所述第一焊盘以及介质层的表面上形成一第二顶层金属层，采用光刻工艺保留用于连接所述第二产品的第一焊盘到所述第一产品的第二焊盘之间区域的第二顶层金属层；在所述第二顶层金属层以及暴露出的介质层的表面上覆盖一绝缘层，并在所述绝缘层中制作所述第二焊盘；采用所述第一产品的晶圆级封装测试工艺对准所述第二焊盘，对包括所述半导体基底及位于所述半导体基底上的各部分进行封装测试。2.如权利要求1所述的封装方法，其特征在于，所述第二产品的尺寸收缩为第一产品的85%～97%。3.如权利要求2所述的封装方法，其特征在于，所述第二产品的尺寸收缩为第一产品的95%。4.如权利要求1所述的封装方法，其特征在于，所述第一焊盘和第二焊盘的特征尺寸为30-100μm。5.如权利要求1所述的封装方法，其特征在于，所述半导体基底至少包括半导体器件层以及在所述半导体器件层中形成的金属互连层。6.如权利要求1所述的封装方法，其特征在于，所述第一产品为LDMOS、CMOS、MS、LG、CIS、EEPROM或FLASH中的任意一种。7.如权利要求1所述的封装方法，其特征在于，在形成所述介质层的步骤后，还包括在所述介质层上形成一抗反射涂层，在所述介质层和抗反射涂层中打开所述第一孔。8.如权利要求7所述的封装方法，其特征在于，淀积金属，在所述第一孔内填充满金属以形成所述第一焊盘，并在所述第一焊盘以及抗反射涂层的表面上形成所述第二顶层金属层，采用光刻工艺保留用于连接所述第一焊盘至所述第一产品的第二焊盘之间区域的第二顶层金属层。9.一种利用权利要求1至6中任意一项所述的半导体器件收缩尺寸的封装方法所制备的半导体器件收缩尺寸的封装结构，其特征在于，包括：一用于制作第一产品的半导体基底；按照所述第一产品的尺寸进行收缩的第二产品，所述第二产品位于所述半导体基底上，且所述第二产品具有位于顶部的第一顶层金属层；一介质层，位于所述第二产品上；第一焊盘，位于所述第一顶层金属层上的介质层中；一第二顶层金属层，位于所述第一焊盘及介质层的表面上且用于连接所述第一焊盘到所述第一产品的第二焊盘的之间区域；一绝缘层，位于所述第二顶层金属层以及暴露出的介质层的表面上；一第二焊盘，位于所述绝缘层中；2CN104637825A权利要求书2/2页一封装体，采用所述第一产品的晶圆级封装测试工艺对准所述第二焊盘将所述半导体基底及位于所述半导体基底上的各部分进行塑封。10.如权利要求9所述的半导体器件收缩尺寸的封装结构，其特征在于，还包括位于所述介质层和第二顶层金属层间的一抗反射涂层，所述第一焊盘还位于所述抗反射涂层中。3CN104637825A说明书1/5页半导体器件收缩尺寸的封装结构及方法技术领域[0001]本发明属于半导体封装技术领域，尤其涉及一种半导体器件收缩尺寸的封装结构及方法。背景技术[0002]随着半导体技术的不