预览加载中,请您耐心等待几秒...
1/9
2/9
3/9
4/9
5/9
6/9
7/9
8/9
9/9

在线预览结束,喜欢就下载吧,查找使用更方便

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN106024893A(43)申请公布日2016.10.12(21)申请号201610367945.6(22)申请日2016.05.30(71)申请人上海华力微电子有限公司地址201210上海市浦东新区张江高科技园区高斯路568号(72)发明人何志斌景旭斌(74)专利代理机构上海天辰知识产权代理事务所(特殊普通合伙)31275代理人吴世华陈慧弘(51)Int.Cl.H01L29/78(2006.01)H01L21/28(2006.01)H01L21/283(2006.01)H01L29/51(2006.01)权利要求书1页说明书4页附图3页(54)发明名称高K金属栅器件及其制备方法(57)摘要本发明提供了一种高K金属栅器件及其制备方法,采用硅材料层作为NMOS区域下层氮化硅的阻挡层,利用退火工艺使硅充分扩散到上层氮化硅和下层氮化硅中,形成PMOS区域的TiSiN中间层和NMOS区域的TiSiN层,TiSiN材料可以阻挡后续上层金属原子向下扩散,提高了金属栅器件的稳定性;并且在后续移除NMOS区域表面残留的硅材料层,从而消除了硅材料层剩余厚度波动及其带来的NMOS阈值电压的波动,进一步提高了NMOS器件的稳定性,从而整体上提高了高K金属栅器件的稳定性。CN106024893ACN106024893A权利要求书1/1页1.一种高K金属栅器件,包括NMOS区域和PMOS区域,NMOS区域和PMOS区域的硅衬底上均具有高K介质层、下层氮化钛层、以及上层氮化钛层,NMOS区域的硅衬底上具有高K介质层以及下层氮化钛层,其特征在于,所述NMOS区域中在下层氮化钛层表面形成有TiSiN层,所述PMOS区域中在下层氮化钛层和上层氮化钛层之间具有TiSiN中间层。2.根据权利要求1所述的高K金属栅器件,其特征在于,所述TiSiN层为无定形态,所述TiSiN中间层为无定形态。3.根据权利要求1所述的高K金属栅器件,其特征在于,所述TiSiN中间层的厚度大于所述TiSiN层的厚度。4.根据权利要求3所述的高K金属栅器件,其特征在于,所述TiSiN层的厚度为2~80埃,所述TiSiN中间层的厚度为2~80埃。5.一种权利要求1所述的高K金属栅器件的制备方法,其特征在于,包括以下步骤:步骤01:提供一硅衬底;硅衬底具有PMOS区域和NMOS区域,PMOS区域和NMOS区域均具有高K介质层和下层氮化钛层;步骤02:在所述下层氮化钛层上形成硅材料层;步骤03:在所述硅材料层上形成上层氮化钛层;步骤04:去除所述NMOS区域的上层氮化钛层;步骤05:经退火工艺,使硅材料层中的硅产生扩散进入上层氮化钛层和下层氮化钛层,从而在PMOS区域的上层氮化钛层和下层氮化钛层之间形成TiSiN中间层,以及在NMOS区域的下层氮化钛层表面形成TiSiN层;步骤06:去除所述NMOS区域残留的硅材料层。6.根据权利要求5所述的高K金属栅器件的制备方法,其特征在于,所述步骤02中,采用原子层沉积工艺在所述下层氮化钛层上沉积硅材料层。7.根据权利要求5所述的高K金属栅器件的制备方法,其特征在于,所述上氮化钛层为P型功函数层,所述步骤06之后,还包括:在完成所述步骤06的硅衬底上形成N型功函数层。8.根据权利要求5所述的高K金属栅器件的制备方法,其特征在于,所述步骤05中,所述退火工艺中采用的退火温度为50~120℃,所述退火时间为0.1~1000秒。9.根据权利要求5所述的高K金属栅器件的制备方法,其特征在于,所述步骤06中,采用四甲基氢氧化氨来去除所述NMOS区域残留的硅材料层。10.根据权利要求5所述的高K金属栅器件的制备方法,其特征在于,所述TiSiN中间层的厚度大于所述TiSiN层的厚度。2CN106024893A说明书1/4页高K金属栅器件及其制备方法技术领域[0001]本发明涉及半导体工艺技术领域,具体涉及一种高K金属栅器件及其制备方法。背景技术[0002]随着超大规模集成电路技术的迅速发展,MOSFET器件的尺寸在不断减小,通常包括MOSFET器件沟道长度的减小,栅氧化层厚度的减薄等以获得更快的器件速度。但是发展至超深亚微米级时,特别是45纳米及以下技术节点时,已无法承受持续降低栅氧厚度所带来的高漏电。业界在45纳米及以下工艺引入了高k和金属栅的设计。[0003]在高k金属栅半导体工艺中,通常选用氮化钽(TaN)作为NMOS区域P型功函数层TiN移除的阻挡层,而TiN刻蚀制程本身会有一定的波动,这种波动会造成作为阻挡层的TaN剩余厚度的波动,最终也就反映到了NMOS金属栅器件的阈值电压波动上。同时,TaN作为PMOS的功函数中间层,晶格结构也决定了,在一定的热力学条件下其无法有效地阻挡上下层金