沟槽栅IGBT制作方法及沟槽栅IGBT.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN106910767A(43)申请公布日2017.06.30(21)申请号201510980302.4(22)申请日2015.12.23(71)申请人株洲南车时代电气股份有限公司地址412001湖南省株洲市石峰区时代路169号(72)发明人刘国友朱利恒黄建伟罗海辉谭灿健刘根(74)专利代理机构北京聿宏知识产权代理有限公司11372代理人张文娟朱绘(51)Int.Cl.H01L29/06(2006.01)H01L29/739(2006.01)H01L21/331(2006.01)权利要求书1页说明书5页附图4页(54)发明名称沟槽栅IGBT制作方法及沟槽栅IGBT(57)摘要本发明提供一种沟槽栅IGBT制作方法及沟槽栅IGBT，其中，方法包括在衬底上形成掺杂区；在衬底和掺杂区形成沟槽；在掺杂区表面和沟槽内表面生长氧化层；在氧化层表面淀积二氧化硅层或低K介质层，其中，沟槽底部的二氧化硅层或低K介质层位于衬底范围内；将沟槽侧壁及掺杂区表面氧化层上的二氧化硅层或者低K介质层刻蚀掉，保留沟槽底部的二氧化硅层或者低K介质层，以使沟槽底部的第一覆盖层比沟槽侧壁的第二覆盖层厚；在沟槽中填充多晶硅，形成栅电极。由于沟槽底部的第一覆盖层比沟槽侧壁的第二覆盖层厚，因此可以减小沟槽栅IGBT的栅集寄生电容，提高沟槽栅IGBT的工作安全性。CN106910767ACN106910767A权利要求书1/1页1.一种沟槽栅IGBT制作方法，其特征在于，包括：在衬底上形成掺杂区；在衬底和掺杂区形成沟槽，其中，沟槽贯穿掺杂区且沟槽底部位于衬底中；在掺杂区表面和沟槽内表面生长氧化层；在氧化层表面淀积二氧化硅层或低K介质层，其中，沟槽底部的二氧化硅层或低K介质层位于衬底范围内；将沟槽侧壁及掺杂区表面氧化层上的二氧化硅层或者低K介质层刻蚀掉，同时保留沟槽底部的二氧化硅层或者低K介质层，以使沟槽底部的第一覆盖层比沟槽侧壁的第二覆盖层厚；其中，第一覆盖层为氧化层与二氧化硅层或者低K介质层，第二覆盖层为氧化层；在沟槽中填充多晶硅，形成栅电极。2.根据权利要求1所述的沟槽栅IGBT制作方法，其特征在于，所述低K介质包括三氧化二硅烷、氟化的氧化物和有机硅氧烷聚合物。3.根据权利要求1所述的沟槽栅IGBT制作方法，其特征在于，将沟槽侧壁及掺杂区表面氧化层上的二氧化硅层或者低K介质层刻蚀掉，具体包括，在掺杂区表面及沟槽内涂覆光刻胶；刻蚀以除去沟槽侧壁及掺杂区表面氧化层上的二氧化硅层或者低K介质层；刻蚀以除去掺杂区表面的氧化层；去除沟槽中的光刻胶。4.根据权利要求1所述的沟槽栅IGBT制作方法，其特征在于，采用等离子体增强化学气相沉积法或者旋涂工艺淀积二氧化硅层或低K介质层。5.根据权利要求1所述的沟槽栅IGBT制作方法，其特征在于，在沟槽中填充多晶硅，形成栅电极，具体包括：在掺杂区表面及沟槽中淀积多晶硅；光刻和刻蚀以除去掺杂区表面的多晶硅，并保留沟槽内的多晶硅，形成栅电极。6.根据权利要求1所述的沟槽栅IGBT制作方法，其特征在于，所述氧化层为二氧化硅层。7.根据权利要求1所述的沟槽栅IGBT制作方法，其特征在于，在衬底和掺杂区形成沟槽，具体包括：在衬底和掺杂区采用等离子体干法刻蚀形成沟槽。8.一种沟槽栅IGBT，其特征在于，包括：衬底、覆盖在衬底上的掺杂区以及贯穿掺杂区且底部位于衬底中的沟槽，沟槽内表面覆盖氧化层，沟槽底部的氧化层上覆盖二氧化硅层或低K介质层，在二氧化硅层或低K介质层上覆盖有多晶硅，其中，二氧化硅层或低K介质层的位于所述衬底范围内；沟槽底部的第一覆盖层比沟槽侧壁的第二覆盖层厚，第一覆盖层为氧化层与二氧化硅层或者低K介质层，第二覆盖层为氧化层。9.根据权利要求8所述的沟槽栅IGBT，其特征在于，所述低K介质包括三氧化二硅烷、氟化的氧化物或有机硅氧烷聚合物。2CN106910767A说明书1/5页沟槽栅IGBT制作方法及沟槽栅IGBT技术领域[0001]本发明涉及半导体器件领域，尤其涉及一种沟槽栅IGBT制作方法及沟槽栅IGBT。背景技术[0002]与平面栅绝缘栅双极型晶体管(InsulatedGateBipolarTransistor，简称IGBT)相比，沟槽栅IGBT消除了JFET区电阻，具有更低的导通电阻，优化了IGBT的导通电阻与关断速度的矛盾关系，降低了芯片的功耗，而且，沟槽栅IGBT的特征尺寸可以做得更小，从而提高了芯片的功率密度，因此，沟槽栅IGBT应用越来越广泛。[0003]传统沟槽栅IGBT的栅集寄生电容较大，该电容过大会导致集电极电压变化反馈到栅极的电流较大，不仅增大沟槽栅IGBT的开关延迟时间，还会产生电磁噪声，影响沟槽栅IGBT的安全工作。发明内容[0004]本发明提